特許
J-GLOBAL ID：200903093896455781
不揮発性半導体記憶装置及びその書き込み方法
発明者：
出願人/特許権者：
代理人 (1件)：
國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-350087
公開番号（公開出願番号）：特開平8-236650
出願日： 1995年12月22日
公開日（公表日）： 1996年09月13日
要約：
【要約】【課題】仮想接地方式のフラッシュメモリの書き込み動作時に他のメモリセルの誤書き込みを防止する。【解決手段】メモリセルM(3,6) に書き込みを行う場合、このメモリセルM(3,6) とドレインを共有するメモリセルM(3,7) のソースにドレインと同じ6Vを印加し、そのメモリセルM(3,7) とソースを共有するメモリセルM(3,8) のドレイン及びそのメモリセルM(3,8) とドレインを共有するメモリセルM(3,9) のソースに夫々3Vを印加し、他のビット線及びソース線を総て0Vとする。【効果】通常誤書き込みが起こりやすいメモリセルM(3,10)を含む総てのメモリセルの誤書き込みが防止できる。
請求項（抜粋）：
半導体基板上に行および列のマトリックスに配置されるように形成され、各メモリセルがソース、ドレイン及び浮遊ゲートと制御ゲートを含む複合ゲート構造を有するメモリセルアレイを備えた不揮発性半導体記憶装置であって、各列に配置されたメモリセルの隣接する2つが、それぞれのソース又はドレインとなる1つの不純物拡散層を共有し、各列に配置された上記メモリセルの上記制御ゲートを含んでワード線が構成されており、列方向に交互に複数のビット線及び複数のソース線が配列されており、上記メモリセルのソース又はドレインである上記不純物拡散層が上記半導体基板内で行方向に連続的に形成されてソース線又はビット線の少なくとも一部を構成している不揮発性半導体記憶装置において、各ビット線を、隣接する2つのソース線の一方に選択的に接続する選択的接続手段を備えていることを特徴とする不揮発性半導体記憶装置。
IPC (4件)：
H01L 21/8247
, H01L 29/788
, H01L 29/792
, H01L 27/115
H01L 29/78 371
, H01L 27/10 434
