特許

J-GLOBAL ID：200903094028139950

半導体素子の実装方法

発明者： 塚原 法人 ,  大谷 博之
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 石原 勝
公報種別：公開公報
出願番号（国際出願番号）：特願2000-199458
公開番号（公開出願番号）：特開2002-026069
出願日： 2000年06月30日
公開日（公表日）： 2002年01月25日
要約：

【要約】【課題】 耐熱ストレス、耐曲げストレスの高い接合が可能となる半導体素子の実装方法を提供する。【解決手段】 半導体素子1の電極2と回路基板4の電極5とを接合することによって、半導体素子1を回路基板4に実装する半導体素子の実装方法において、電極2のある面とは反対側の面である背面1aに切込み溝14を設けた半導体素子を、回路基板4に実装する。

請求項（抜粋）：

半導体素子の電極と回路基板の電極とを接合することによって、半導体素子を回路基板に実装する半導体素子の実装方法において、電極のある面とは反対側の面である背面に切込み溝を設けた半導体素子を、回路基板に実装することを特徴とする半導体素子の実装方法。

IPC (2件)：

H01L 21/60 311 ,  H01L 21/3065

FI (2件)：

H01L 21/60 311 S ,  H01L 21/302 A

Fターム (17件)：

5F004AA16 ,  5F004DA00 ,  5F004DA01 ,  5F004DA02 ,  5F004DA03 ,  5F004DA15 ,  5F004DA16 ,  5F004DA17 ,  5F004DA18 ,  5F004DA19 ,  5F004DA20 ,  5F004DB01 ,  5F004EB08 ,  5F044KK02 ,  5F044KK04 ,  5F044LL09 ,  5F044QQ01

引用特許：

審査官引用 (5件)

• 半導体チップ及び半導体集積回路装置
  公報種別：公開公報   出願番号：特願平5-093234   出願人：株式会社日立製作所, 日立北海セミコンダクタ株式会社
• 特開平2-240942
  
• 電子部品及びフェイスダウン実装構造
  公報種別：公開公報   出願番号：特願平10-340206   出願人：富士通テン株式会社
• 半導体装置及び半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2000-158907   出願人：キヤノン株式会社
• 特開平2-240942