低雑音たて形バイポ-ラトランジスタとその製造方法

発明者： , , , , ,
出願人/特許権者： ,
代理人 (1件)：岡田次生
公報種別：公開公報
出願番号（国際出願番号）：特願平11-156049
公開番号（公開出願番号）：特開2000-031155
出願日： 1999年06月03日
公開日（公表日）： 2000年01月28日
要約：

【要約】【課題】電流増幅率を良好に維持したまま、低周波雑音を減らすバイポーラトランジスタを提供する。【解決手段】真正コレクタは、半導体基板に埋め込まれた外因性コレクタ層上にエピタキシャル成長する。水平絶縁領域は真正コレクタの上部を囲み、オフセット外因性コレクタウェルが生成される。真正コレクタおよび水平絶縁領域の上に、シリコン-ゲルマニウムの接合ベースが非選択的エピタキシーにより生成され。元の場所でドーピングされたエミッタが、真正コレクタの上にあるベースの表面の予め決められたウィンドウ上のエピタキシーにより生成され、前記ウィンドウの上付近に、単結晶シリコンから形成され、ベースのシリコンに直接接触しているエミッタ領域を得るようにする。

請求項（抜粋）：

半導体基板に埋め込まれた外因性コレクタ層上に真性コレクタを生成するステップと、前記真性コレクタの上部を囲む水平絶縁領域を生成し、オフセット外因性コレクタウェルを生成するステップと、少なくとも1つのシリコン-ゲルマニウム層を有するスタック層を非選択エピタキシャル成長させて、前記真性コレクタおよび前記水平絶縁領域上にシリコン-ゲルマニウムのヘテロ接合ベースを生成するステップと、前記真性コレクタ上にある前記スタックの表面の予め決められたウィンドウ上でエピタキシャル成長され、その場でドーピングされたエミッタを生成するステップとを含み、前記スタックの上位層に直接接触し、単結晶シリコンから形成されるエミッタ領域を、少なくとも前記ウィンドウ上に得るようにしたたて形バイポーラトランジスタを製造する方法。

IPC (2件)：

H01L 21/331 , H01L 29/73

引用特許：

審査官引用 (7件)

特開平4-330730
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平6-044367 出願人：株式会社東芝
特開平2-150034

全件表示

前のページに戻る