特許
J-GLOBAL ID：200903094221016254

半導体装置およびその製造方法

発明者：
山根 宏幸

山根 宏幸 について

, 
樋口 安史

樋口 安史 について

, 
堅田 満孝

堅田 満孝 について

, 
岩森 則行

岩森 則行 について

, 
川口 勉

川口 勉 について

, 
葛原 剛

葛原 剛 について


出願人/特許権者：
日本電装株式会社

日本電装株式会社 について


代理人 (1件)： 碓氷 裕彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-294129
公開番号（公開出願番号）：特開平8-213484
出願日： 1995年11月13日
公開日（公表日）： 1996年08月20日
要約：
【要約】【課題】 エンハンスメント型のMOS構造を有する半導体装置において、大きなリーク電流を発生させないようにする。【解決手段】 エンハンスメント型トランジスタにおいて、ゲート電極13下のチャネル領域に形成される高濃度P領域17を、ソース領域15bに接し、ドレイン領域15aに接しないようにする。このことによって、ドレイン領域15aと高濃度P領域17間のPN接合がなくなり、リーク電流を低減することができる。また、ドレイン領域15aと高濃度P領域17との距離は、ドレイン領域15aに動作電圧が印可されたときに拡がる空乏層が、高濃度P領域17の内部に拡がったとしても、空乏層内部の電界がアバランシェ降伏あるいはツェナー降伏を発生させる臨界電界に達しないような距離とする。これによりアバランシェ降伏あるいはツェナー降伏によるリーク電流の増大を抑制することができる。
請求項（抜粋）：
第1導電型の半導体領域と、この半導体領域上にゲート絶縁膜を介して形成されたゲート電極と、前記半導体領域における前記ゲート電極下のチャネル領域を挟んで前記半導体領域の表面に形成された第2導電型のソース領域、ドレイン領域と、前記チャネル領域に形成され前記半導体領域の不純物濃度よりも高い不純物濃度を有する第1導電型の高濃度領域とを備えたエンハンスメント型の半導体装置において、前記高濃度領域は、少なくとも前記ドレイン領域と離間して配置されるとともに、実使用時の定格電圧が前記ドレイン領域に印加されるときに、前記ドレイン領域と前記半導体領域との間に形成されるPN接合から前記半導体領域内に拡がる空乏層内部の電界が、アバランシェ降伏を発生させる臨界電界に達しないような位置に設定されていることを特徴とする半導体装置。
IPC (3件)：
H01L 21/8246 ,  H01L 27/112 ,  H01L 29/78
FI (3件)：
H01L 27/10 433 ,  H01L 29/78 301 H ,  H01L 29/78 301 M
引用特許：
審査官引用 (24件)
  • MOSトランジスタおよびその製造方法
    公報種別：公開公報   出願番号：特願平4-017670   出願人：シャープ株式会社
  • 特開平4-068567
  • 特開平4-068567
全件表示

前のページに戻る

TOP

BOTTOM