特許
J-GLOBAL ID：200903094276113151
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
高田 守 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-008162
公開番号（公開出願番号）：特開平8-204029
出願日： 1995年01月23日
公開日（公表日）： 1996年08月09日
要約：
【要約】【目的】 本発明は高抵抗でソフトエラー耐性が高く、かつPN接合による寄生容量を生じないSRAMメモリセルの構造及び製造方法を提供しようとするものである。【構成】 半導体装置、特にSRAMメモリセルにおいて、負荷部トランジスタが駆動部トランジスタと同一導電型の薄膜トランジスタより構成することにより、上記目的を達成する。
請求項（抜粋）：
SRAMメモリセルであって、負荷部トランジスタが駆動部N-chトランジスタと同一導電型のN-ch薄膜トランジスタより構成されていることを特徴とする半導体装置。
IPC (3件)：
H01L 21/8244
, H01L 27/11
, H01L 29/786
H01L 27/10 381
, H01L 29/78 613 B
, H01L 29/78 618 F
