マルチポートキャッシュメモリ

発明者： , ,
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-244524
公開番号（公開出願番号）：特開2002-055879
出願日： 2000年08月11日
公開日（公表日）： 2002年02月20日
要約：

【要約】【課題】従来に比べて面積が大幅に削減された大容量のマルチポートキャッシュメモリを提供する。【解決手段】従来のマルチポートキャッシュメモリはマルチポートセルブロックを用いて構成されるので高速性には優れているが、構成要素となるセルブロックの面積がポート数の2乗に比例して増大するため、大容量化してキャッシュミスを低減しようとすればチップサイズが増大し、コストアップの原因となっていた。本発明のマルチポートキャッシュメモリは、大容量化に適した1ポートセルブロックを構成要素として形成されるため、高いランダムアクセスバンド幅を有し、複数のポートからの並列アクセスが可能で、かつ、キャッシュミスの確率が小さい最先端のマイクロプロセッサへの使用に適した大容量のマルチポートキャッシュメモリを容易に提供することが可能になる。

請求項（抜粋）：

M個の1ポートセルブロックからなる第1乃至第KのNポートタグメモリと(K及びMは1以上の整数、Nは1より大なる整数)、前記第1乃至第KのNポートタグメモリに入力するキャッシュラインインデックスをそれぞれデコードする第1乃至第Kのタグ側Nポートデコーダと、M個の1ポートセルブロックからなる第1乃至第KのNポートデータメモリと、前記第1乃至第KのNポートデータメモリに入力するキャッシュラインインデックス及びキャッシュラインオフセットビットをそれぞれデコードする第1乃至第Kのデータ側Nポートデコーダと、前記第1乃至第KのNポートタグメモリ及び前記第1乃至第KのNポートデータメモリおける書き込み及び読み出し衝突を処理する衝突処理回路と、を具備することを特徴とするマルチポートキャッシュメモリ。

IPC (4件)：

G06F 12/08 519 , G06F 12/08 507 , G06F 12/08 553 , G11C 11/41

FI (4件)：

G06F 12/08 519 Z , G06F 12/08 507 Z , G06F 12/08 553 B , G11C 11/34 Z

Fターム (15件)：

5B005JJ11 , 5B005JJ21 , 5B005MM01 , 5B005NN42 , 5B005UU03 , 5B015HH01 , 5B015HH03 , 5B015JJ21 , 5B015JJ31 , 5B015KB36 , 5B015KB44 , 5B015KB92 , 5B015MM10 , 5B015NN01 , 5B015PP01

引用特許：

審査官引用 (18件)

特開昭54-066727
多重アクセスキャッシュ記憶装置
公報種別：公開公報出願番号：特願平6-169416 出願人：株式会社日立製作所
データ処理システム及びデータ・ストア方法
公報種別：公開公報出願番号：特願平6-140434 出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション

全件表示

前のページに戻る