特許
J-GLOBAL ID：200903094303100369

電気光学装置及び電子機器

発明者：
河田 英徳

河田 英徳 について

, 
恒川 吉文

恒川 吉文 について

, 
林 朋彦

林 朋彦 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (3件)： 上柳 雅誉 ,  藤綱 英吉 ,  須澤 修
公報種別：公開公報
出願番号（国際出願番号）：特願2003-321783
公開番号（公開出願番号）：特開2004-170911
出願日： 2003年09月12日
公開日（公表日）： 2004年06月17日
要約：
【課題】 電気光学装置において、薄膜トランジスタの半導体層に対する遮光性能を高めることで、フリッカ等のない高品質な画像を表示する。【解決手段】 基板上にデータ線(6a)、走査線(3a)、画素電極(9a)及びTFT(30)が積層構造の一部をなして備えられている。この基板上には更に、TFT及び画素電極に電気的に接続された蓄積容量(70)と、データ線及び画素電極間に配置されたシールド層(400)と、前記積層構造の一部をなして備えられている。このうちTFTの側方には溝(12cv)が形成され且つ該溝内部には前記走査線が埋められるようにして形成されることで、半導体層(1a)に対する側方からの光入射を抑制する。また、TFT下に設けられる下側遮光膜(11a)は、チタン等からなるメタル層(M1)及びバリア層(B1)という二層構造を有することで、メタル層の酸化を防止し、該下側遮光膜の遮光性能を維持する。【選択図】 図4
請求項（抜粋）：
基板上に、第1方向に延在するデータ線及び該データ線に交差する第2方向に延在する走査線、並びに、前記データ線及び前記走査線の交差領域に対応するように配置された画素電極及び薄膜トランジスタが積層構造の一部をなして備えられた電気光学装置であって、 前記基板上には更に、 前記薄膜トランジスタ及び前記画素電極に電気的に接続された蓄積容量と、 前記データ線及び前記画素電極間に配置されたシールド層とが、前記積層構造の一部をなして備えられてなり、 前記薄膜トランジスタは、長手方向に延びるチャネル領域と該チャネル領域から更に長手方向に延びるチャネル隣接領域とを含む半導体層を有しており、 前記走査線は、前記チャネル領域の脇に遮光部を有することを特徴とする電気光学装置。
IPC (2件)：
G02F1/1368 ,  H01L29/786
FI (2件)：
G02F1/1368 ,  H01L29/78 619B
Fターム (62件)：
2H092GA64 ,  2H092JA25 ,  2H092JA46 ,  2H092JA48 ,  2H092JB23 ,  2H092JB54 ,  2H092JB57 ,  2H092JB58 ,  2H092JB66 ,  2H092JB69 ,  2H092KA18 ,  2H092KA22 ,  2H092KB04 ,  2H092KB22 ,  2H092KB24 ,  2H092NA01 ,  2H092NA22 ,  2H092PA09 ,  2H092RA05 ,  5F110AA06 ,  5F110AA21 ,  5F110BB02 ,  5F110BB04 ,  5F110CC02 ,  5F110DD02 ,  5F110DD03 ,  5F110DD13 ,  5F110DD25 ,  5F110EE09 ,  5F110EE27 ,  5F110EE30 ,  5F110EE37 ,  5F110GG02 ,  5F110GG13 ,  5F110GG23 ,  5F110HJ13 ,  5F110HL01 ,  5F110HL03 ,  5F110HL08 ,  5F110HL11 ,  5F110HL12 ,  5F110HM04 ,  5F110HM14 ,  5F110HM15 ,  5F110HM19 ,  5F110NN03 ,  5F110NN04 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN25 ,  5F110NN26 ,  5F110NN35 ,  5F110NN40 ,  5F110NN42 ,  5F110NN44 ,  5F110NN46 ,  5F110NN47 ,  5F110NN48 ,  5F110NN72 ,  5F110NN73 ,  5F110QQ11
引用特許：
出願人引用 (8件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM