特許

J-GLOBAL ID：200903094393938960

電子装置及び電子装置の実装方法及び電子装置の製造方法

発明者： 赤松 俊也
出願人/特許権者： 富士通株式会社
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2002-374966
公開番号（公開出願番号）：特開2004-207494
出願日： 2002年12月25日
公開日（公表日）： 2004年07月22日
要約：

【課題】本発明は鉛を用いないはんだを用いた電子装置及び電子装置の実装方法及び電子装置の製造方法に関し、2次実装においても第1の接続部材間でショートが発生することを防止することにより実装信頼性を高めることを課題とする。【解決手段】半導体素子11と、半導体素子11が配設される基板12と、半導体素子11と基板12とを電気的に接続するはんだバンプ31と、基板12を電気的に外部接続するはんだボール36と、半導体素子11と基板12との間に設けられるアンダーフィル15とを具備する電子装置において、はんだバンプ31の材料として、固体時体積と溶融時体積との体積差の、前記固体時体積に対する割合が、5パーセント以下であるはんだ合金を用いる。【選択図】 図1

請求項（抜粋）：

電子素子と、 該電子素子が配設される被配設部材と、 前記電子素子と前記被配設部材とを電気的に接続する第1の接続部材と、 前記被配設部材を電気的に外部接続する第2の接続部材と、 前記電子素子と前記被配設部材との間に設けられる樹脂材とを具備する電子装置において、 前記第1の接続部材の材料として、固体時体積と溶融時体積との体積差の、前記固体時体積に対する割合が、5パーセント以下であるはんだ合金を用いたことを特徴とする電子装置。

IPC (2件)：

H01L21/60 ,  H05K3/34

FI (4件)：

H01L21/60 311Q ,  H05K3/34 507C ,  H05K3/34 512C ,  H01L21/92 603B

Fターム (14件)：

5E319AA03 ,  5E319AB05 ,  5E319AC01 ,  5E319BB04 ,  5E319BB05 ,  5E319BB08 ,  5E319CC33 ,  5E319CD26 ,  5E319GG05 ,  5E319GG09 ,  5F044KK18 ,  5F044LL01 ,  5F044LL04 ,  5F044QQ03

引用特許：

審査官引用 (2件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平7-250928   出願人：株式会社東芝
• 半導体装置,構造体及び電子装置
  公報種別：公開公報   出願番号：特願2002-093558   出願人：株式会社日立製作所, 株式会社ルネサス東日本セミコンダクタ