特許
J-GLOBAL ID：200903094530102149

半導体素子の製造方法および該製造方法により製造した半導体素子ならびに該半導体素子を用いた光学システム

発明者：
佐藤 俊一

佐藤 俊一 について


出願人/特許権者：
株式会社リコー

株式会社リコー について


代理人 (1件)： 磯村 雅俊 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-067683
公開番号（公開出願番号）：特開2001-257430
出願日： 2000年03月10日
公開日（公表日）： 2001年09月21日
要約：
【要約】【課題】 窒素を含んだIII-V族混晶半導体層を含んだ半導体素子の結晶性改善効果を容易に得ることのできる製造方法、該製造方法を用いた高品質な結晶性の半導体素子ならびに該半導体素子を用いた光学システムを提供すること。【解決手段】 III族元素とNおよび他の1種以上のV族元素とから構成されるIII-V族混晶半導体層(GaInNAs)105と、その上部に成長された1層または複数層からなる上部半導体層(クラッド層107)を有する半導体素子の製造方法において、III-V族混晶半導体層105の成長終了時点から上部半導体層107成長終了時点の間にIII-V族混晶半導体層の成長温度(例えば550°C)より高い温度(例えば700°C)にする工程を設け、この期間を、少なくとも不純物をドープして形成される上部半導体層107の成長開始前を含むようにした。
請求項（抜粋）：
III族元素とN(窒素)および他の1種以上のV族元素とから構成されるIII-V族混晶半導体層と、該III-V族混晶半導体層の上部に成長された1層または複数層からなる上部半導体層を有する半導体素子の製造方法において、前記III-V族混晶半導体層の成長終了時点から前記上部半導体層成長終了時点の間に前記III-V族混晶半導体層の成長温度より高い温度にする工程を設け、かつ該工程の期間は、少なくとも不純物をドープして形成される上部半導体層の成長開始前を含むようにしたことを特徴とする半導体素子の製造方法。
IPC (5件)：
H01S 5/323 ,  C23C 16/34 ,  H01L 21/205 ,  H01L 33/00 ,  H01S 5/183
FI (5件)：
H01S 5/323 ,  C23C 16/34 ,  H01L 21/205 ,  H01L 33/00 C ,  H01S 5/183
Fターム (45件)：
4K030AA11 ,  4K030BA38 ,  4K030BA55 ,  4K030BA56 ,  4K030BB12 ,  4K030CA04 ,  4K030JA06 ,  4K030LA14 ,  5F041AA40 ,  5F041CA04 ,  5F041CA05 ,  5F041CA34 ,  5F041CA35 ,  5F041CA36 ,  5F041CA40 ,  5F041CA65 ,  5F041CA66 ,  5F041CA73 ,  5F045AA04 ,  5F045AB09 ,  5F045AB10 ,  5F045AB17 ,  5F045AB18 ,  5F045AC01 ,  5F045AC07 ,  5F045AC08 ,  5F045AC19 ,  5F045AD09 ,  5F045AD10 ,  5F045AF04 ,  5F045AF13 ,  5F045BB12 ,  5F045CA12 ,  5F045DA53 ,  5F045DA55 ,  5F045EB15 ,  5F045HA16 ,  5F073AA46 ,  5F073AA74 ,  5F073AB17 ,  5F073BA01 ,  5F073CA17 ,  5F073CB02 ,  5F073DA05 ,  5F073EA28
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM