特許

J-GLOBAL ID：200903094786098416

半導体装置の製造方法

発明者： 光嶋 猛 ,  新井 克次朗
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 福井 豊明
公報種別：公開公報
出願番号（国際出願番号）：特願2005-318749
公開番号（公開出願番号）：特開2007-128980
出願日： 2005年11月01日
公開日（公表日）： 2007年05月24日
要約：

【課題】優れた信頼性を有するMIM型容量素子の製造方法を提供する。【解決手段】まず、半導体基板1上に、第1の導電膜11、誘電体膜12、及び第2の導電膜13を順に形成する。そして、第2の導電膜13をエッチングして上部電極13aを形成し、上部電極13a形成後に誘電体膜12をエッチングして容量絶縁膜12aを形成し、容量絶縁膜12a形成後に第1の導電膜11をエッチングして下部電極11aを形成する。以上の工程により形成されたMIM型容量素子1上に層間絶縁膜14が形成され、層間絶縁膜14に上部電極13aに到達するスルーホール15aが形成された時点で。スルーホール15aの底部に露出した上部電極13aに紫外光を照射する。本構成によれば、スルーホール15aの形成過程で上部電極13aに蓄積された電荷を除去することができ、当該電荷により、容量絶縁膜12aの絶縁耐圧が劣化されることを防止できる。【選択図】図1

請求項（抜粋）：

下部電極と、当該下部電極上に設けられた容量絶縁膜と、当該容量絶縁膜上に設けられた上部電極とを備えた容量素子を有する半導体装置の製造方法において、 半導体基板上に、前記容量素子を形成する工程と、 前記半導体基板上に、前記容量素子を被覆する絶縁膜を形成する工程と、 前記絶縁膜に、前記上部電極に到達するスルーホールを形成する工程と、 前記スルーホールを通じて、当該スルーホール底部の前記上部電極に紫外光を照射する工程と、 を有することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/822 ,  H01L 27/04 ,  H01L 21/768 ,  H01L 21/318

FI (4件)：

H01L27/04 C ,  H01L27/04 H ,  H01L21/90 A ,  H01L21/318 B

Fターム (41件)：

5F033HH09 ,  5F033HH18 ,  5F033HH33 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK09 ,  5F033KK18 ,  5F033KK33 ,  5F033MM08 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ53 ,  5F033RR04 ,  5F033SS15 ,  5F033VV10 ,  5F033WW02 ,  5F033WW07 ,  5F033XX00 ,  5F038AC05 ,  5F038AC06 ,  5F038AC15 ,  5F038AC17 ,  5F038BH01 ,  5F038BH15 ,  5F038EZ15 ,  5F038EZ20 ,  5F058BA10 ,  5F058BA11 ,  5F058BA20 ,  5F058BC08 ,  5F058BD10 ,  5F058BF07 ,  5F058BF23 ,  5F058BF30 ,  5F058BJ04

引用特許：

出願人引用 (3件)

• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2003-018563   出願人：松下電器産業株式会社
• 半導体集積回路用静電容量素子とその製造方法
  公報種別：公開公報   出願番号：特願平7-107246   出願人：日本電信電話株式会社
• 特許2720043号公報