特許
J-GLOBAL ID：200903012746399689
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (11件)：
前田 弘
, 小山 廣毅
, 竹内 宏
, 嶋田 高久
, 竹内 祐二
, 今江 克実
, 藤田 篤史
, 二宮 克也
, 原田 智雄
, 後藤 高志
, 井関 勝守
公報種別：公開公報
出願番号（国際出願番号）：特願2003-018563
公開番号（公開出願番号）：特開2004-235200
出願日： 2003年01月28日
公開日（公表日）： 2004年08月19日
要約：
【課題】容量下部電極及び配線の側方に容量上部電極となる導電膜の膜残りが発生する事態を防止することを目的とする。【解決手段】半導体装置は、半導体基板100上に形成された第1の絶縁膜110の上に同一の工程により形成された容量下部電極111a及び引き出し配線111bと、容量下部電極111aの上であって容量下部電極111aが形成されている領域よりも内側の領域に形成された容量絶縁膜112aと、容量絶縁膜112aの上であって容量絶縁膜112aが形成されている領域よりも内側の領域に形成された容量上部電極113aとを備えている。【選択図】 図1
請求項（抜粋）：
基板上に形成された第1の層間絶縁膜の上に同一の工程により形成された容量下部電極及び配線と、
前記容量下部電極の上であって該容量下部電極が形成されている領域よりも内側の領域に形成された容量絶縁膜と、
前記容量絶縁膜の上であって該容量絶縁膜が形成されている領域よりも内側の領域に形成された容量上部電極とを備えていることを特徴とする半導体装置。
IPC (2件)：
FI (1件)：
Fターム (4件)：
5F038AC05
, 5F038AC17
, 5F038EZ15
, 5F038EZ20
