パワーMOSトランジスタ

発明者：
出願人/特許権者：
代理人 (1件)：恩田博宣 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-307654
公開番号（公開出願番号）：特開2001-127294
出願日： 1999年10月28日
公開日（公表日）： 2001年05月11日
要約：

【要約】【課題】新規な構成にて耐圧差が大きいとともにシート抵抗が小さい保護ダイオードを有するパワーMOSトランジスタを提供する。【解決手段】アップドレイン型MOSFETにおいて、nウェル層6の表層部にはディーブn+ 領域(ドレイン領域)15に隣接してp型ベース領域17が延設され、p型ベース領域17は、ディーブn+ 領域15と一部が重なるように形成されている。p+ 型領域18(p型ベース領域17)がソース電極14と接続されている。これにより、ソース・ドレイン間にサージバイパス用ダイオードD1が形成されている。

請求項（抜粋）：

第1導電型の埋め込み半導体層(5)上での同半導体層(5)よりも低濃度である第1導電型の表面側半導体層(6)における表層部に形成された第2導電型のチャネル領域(10)と、前記チャネル領域(10)の表層部に形成された第1導電型のソース領域(11)と、前記表面側半導体層(6)での少なくとも前記チャネル領域(10)の一部領域に対しゲート絶縁膜(8)を介して配置されたゲート電極(9)と、前記表面側半導体層(6)の表層部から前記埋め込み半導体層(5)に達する第1導電型のディープドレイン領域(15)と、を備えたアップドレイン型MOSFETであって、前記表面側半導体層(6)の表層部において前記ディープドレイン領域(15)と一部が重なるように第2導電型のベース領域(17)を形成し、当該ベース領域(17)をソース側に接続することにより、ソース・ドレイン間にサージバイパス用ダイオード(D1)を形成したことを特徴とするパワーMOSトランジスタ。

IPC (6件)：

H01L 29/78 657 , H01L 29/78 652 , H01L 29/78 , H01L 27/04 , H01L 21/822 , H01L 29/786

FI (5件)：

H01L 29/78 657 A , H01L 29/78 652 R , H01L 29/78 652 L , H01L 27/04 H , H01L 29/78 623 A

Fターム (16件)：

5F038BH05 , 5F038BH13 , 5F038EZ06 , 5F038EZ20 , 5F110AA22 , 5F110BB12 , 5F110DD05 , 5F110DD13 , 5F110EE09 , 5F110GG02 , 5F110GG12 , 5F110HL03 , 5F110NN62 , 5F110NN66 , 5F110NN71 , 5F110QQ04

引用特許：

審査官引用 (15件)

半導体装置
公報種別：公開公報出願番号：特願平8-291660 出願人：日産自動車株式会社
特開平2-000369
特開平2-000369

全件表示

前のページに戻る