特許

J-GLOBAL ID：200903094824305501

半導体装置

発明者： 大 黒 達 也
出願人/特許権者： 株式会社東芝
代理人 (1件)： 吉武 賢次 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-087400
公開番号（公開出願番号）：特開2002-289839
出願日： 2001年03月26日
公開日（公表日）： 2002年10月04日
要約：

【要約】【課題】 素子面積の増大を防止しつつ、高周波特性の向上を図る。【解決手段】 MISFETにおいて、一つのコンタクト領域6に複数本のゲート電極2が接続されており、ゲート電極と基板との間に寄生する容量を複数本のゲート電極で分割することにより、容量が減少して高周波特性が向上する。また、複数のゲート電極を櫛状に配列した従来の装置では、両端のゲート電極の幅が細くなる問題があったが、本発明では対称性良くゲート電極2が配置されるので、ゲート電極を均一な幅で形成することができる。

請求項（抜粋）：

半導体基板の表面部分に環状に形成された素子領域と、前記素子領域の内周で囲繞された素子分離領域内から少なくとも前記素子領域の外周まで延在するように、前記素子領域の表面上にゲート絶縁膜を介して形成された少なくとも4本のゲート電極と、前記素子領域の内周で囲繞された素子分離領域上に形成され、層間絶縁膜を介して前記ゲート電極に対してコンタクトをとるためのコンタクト領域と、を有するMISFET構造を少なくとも一つ含むことを特徴とする半導体装置。

IPC (3件)：

H01L 29/78 ,  H01L 21/8234 ,  H01L 27/088

FI (3件)：

H01L 29/78 301 G ,  H01L 27/08 102 C ,  H01L 29/78 301 W

Fターム (17件)：

5F048AA07 ,  5F048AB10 ,  5F048AC01 ,  5F048BA01 ,  5F048BB01 ,  5F048BB02 ,  5F048BC01 ,  5F048BC02 ,  5F140AA01 ,  5F140AA11 ,  5F140AC30 ,  5F140AC31 ,  5F140BF51 ,  5F140BF52 ,  5F140BF58 ,  5F140BH02 ,  5F140BK13

引用特許：

審査官引用 (3件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平9-035934   出願人：株式会社日立製作所
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平10-061580   出願人：株式会社東芝
• 特開平3-278579