半導体記憶装置及び半導体記憶装置の試験方法

発明者： , , ,
出願人/特許権者： ,
代理人 (1件)：恩田博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平8-328603
公開番号（公開出願番号）：特開平10-172297
出願日： 1996年12月09日
公開日（公表日）： 1998年06月26日
要約：

【要約】【課題】通常セルと冗長セルとの間のセル干渉試験を、容易にかつ外部端子を増加させることなく行い得る半導体記憶装置を提供する。【解決手段】多数の通常セルを備えた通常セルアレイ4と、通常セルアレイ4内の不良セルの動作を置換するための複数の冗長セルを備えた冗長セルアレイ5とが備えられ、外部から入力されるアドレス信号AD及び制御信号・バーOEに基づいて、通常セル若しくは冗長セルが選択されてセル情報の書き込み動作及び読み出し動作が行われる。デコーダ2は、テストモード信号TMと、アドレス拡張用のアドレス信号Axとの入力に基づいて、通常セルアレイ4と、冗長セルアレイ5とを一連のアドレス空間とする。アドレス拡張回路8は、テストモード信号TMに基づいて、制御信号・バーOEが入力される外部端子Texに入力される信号をアドレス拡張用のアドレス信号Axとして前記デコーダ2に出力する。

請求項（抜粋）：

多数の通常セルを備えた通常セルアレイと、前記通常セルアレイ内の不良セルの動作を置換するための複数の冗長セルを備えた冗長セルアレイとを備え、外部から入力されるアドレス信号及び制御信号に基づいて、前記通常セル若しくは冗長セルを選択してセル情報の書き込み動作及び読み出し動作を行う半導体記憶装置であって、テストモード信号と、アドレス拡張用のアドレス信号との入力に基づいて、前記通常セルアレイと、前記冗長セルアレイとを一連のアドレス空間とするデコーダと、前記テストモード信号に基づいて、前記制御信号が入力される外部端子に入力される信号を前記アドレス拡張用のアドレス信号として前記デコーダに出力するアドレス拡張回路とを備えたことを特徴とする半導体記憶装置。

引用特許：

出願人引用 (2件)

半導体記憶装置
公報種別：公開公報出願番号：特願平6-287728 出願人：日本電気株式会社
半導体記憶装置
公報種別：公開公報出願番号：特願平6-304040 出願人：株式会社東芝

審査官引用 (2件)

半導体記憶装置
公報種別：公開公報出願番号：特願平6-287728 出願人：日本電気株式会社
半導体記憶装置
公報種別：公開公報出願番号：特願平6-304040 出願人：株式会社東芝

前のページに戻る