特許
J-GLOBAL ID：200903095232046160

半導体装置

発明者：
羽 鳥 文 敏

羽 鳥 文 敏 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-186167
公開番号（公開出願番号）：特開2001-014859
出願日： 1999年06月30日
公開日（公表日）： 2001年01月19日
要約：
【要約】【課題】 低電圧駆動CMOS半導体装置に使用されるスタティックメモリ(SRAM)マクロにおいて、メモリセルの動作安定性を増し、リーク電流に起因する消費電力を抑制し、センスアンプリファイアの動作マージンを確保することにより、全体的な性能維持を可能にする。【解決手段】 低電圧駆動CMOS半導体装置の中にあって、SRAMセル2には、しきい値の高いトランジスタを適用し、これを高い電源電圧で駆動するようにし、一方、アドレスデコーダ1や、読出し書込み回路3などの周辺回路には、メモリセル2を構成するトランジスタよりもしきい値の低いトランジスタを適用し、これらを低い電源電圧で駆動するようにすることで、SRAMセル2の動作マージンを確保して、安定した動作を可能にしながら半導体装置の全体的な消費電力を低減することができる。
請求項（抜粋）：
メモリ部分を有する半導体装置において、前記メモリ部分の一部分の回路としての第1回路を構成するトランジスタのしきい値を、前記メモリ部分の他の部分の回路としての第2回路を構成するトランジスタのしきい値よりも高いものとしたことを特徴とする半導体装置。
IPC (4件)：
G11C 11/412 ,  H01L 21/8244 ,  H01L 27/11 ,  H01L 27/10 481
FI (3件)：
G11C 11/40 301 ,  H01L 27/10 481 ,  H01L 27/10 381
Fターム (15件)：
5B015HH01 ,  5B015JJ02 ,  5B015JJ05 ,  5B015JJ12 ,  5B015KA13 ,  5B015KB00 ,  5B015QQ03 ,  5F083BS27 ,  5F083GA06 ,  5F083GA11 ,  5F083LA03 ,  5F083LA04 ,  5F083LA05 ,  5F083LA10 ,  5F083ZA08
引用特許：
審査官引用 (6件)
  • 特開平1-166394
  • スタティック型半導体記憶装置
    公報種別：公開公報   出願番号：特願平6-204978   出願人：三菱電機株式会社
  • 半導体装置
    公報種別：公開公報   出願番号：特願平9-138741   出願人：東芝マイクロエレクトロニクス株式会社, 株式会社東芝
全件表示

前のページに戻る

TOP

BOTTOM