特許
J-GLOBAL ID：200903095248725911
ディジタル信号処理回路
発明者：
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平6-339658
公開番号（公開出願番号）：特開平8-186498
出願日： 1994年12月30日
公開日（公表日）： 1996年07月16日
要約：
【要約】【目的】 特性的な影響を小さく、また回路規模増大を最小に抑えながらもDSPとA/Dコンバータ、D/Aコンバータの1チップ化を図る。【構成】 1ビットA/Dコンバータ内のデシメーションフィルタ処理及び1ビットD/Aコンバータ内のオーバーサンプリングフィルタ処理の両方又はいずれか一方をメインのDSPにて処理する。これらの回路は全て乗加算器、データメモリ、係数メモリ、レジスタなどの回路を備えたディジタル演算に適した構成とする。処理方法としては?@順不動に1サンプル内のDSPの処理ステップを時分割にデシメーション処理、オーバーサンプリング処理、メインのアプリケーション処理を行なう。?A明確に時分割に分けるのではなく、お互いの空きステップに組み込むこと等によって同時処理を行なう。
請求項（抜粋）：
メインのアプリケーションを実行するディジタルシグナルプロセッサを形成するチップ上に、1ビット方式A/Dコンバータのフロントエンド部又は移動平均フィルタと1ビット方式D/Aコンバータのノイズシェーパ部の両方又はいずれか一方を設けたことを特徴とするディジタル信号処理回路。
IPC (2件)：
引用特許：
前のページに戻る
