特許

J-GLOBAL ID：200903095362477057

不揮発性記憶装置および半導体集積回路装置

発明者： 大石 司
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (6件)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行
公報種別：公開公報
出願番号（国際出願番号）：特願2002-286173
公開番号（公開出願番号）：特開2004-127347
出願日： 2002年09月30日
公開日（公表日）： 2004年04月22日
要約：

【課題】電気信号に応じて、1ビットの記憶に要するメモリセル個数を切換可能な構成を有する不揮発性記憶装置を提供する。【解決手段】メモリセルアレイ10は、複数のメモリセルMCおよびダミーメモリセルDMCを有する。列選択部27は、モード制御信号MDSに応じて、メモリセルへのアクセス制御を切換える。列選択部27は、第1のモードでは、1つのメモリセル列を選択して、1個の選択メモリセルと接続されたビット線BLまたはBL♯と、ダミーメモリセルと接続された参照データ線DLr0,DLr1をデータ読出回路60と接続する。列選択部27は、第2のモードでは、互いに相補データを記憶する対をなす2個の選択メモリセルとそれぞれ接続されたビット線BLおよびBL♯を、データ読出回路60と接続する。【選択図】 図1

請求項（抜粋）：

2値的な記憶データのレベルにそれぞれ応じた第1および第2の状態において、データ読出時の通過電流が変化する複数のメモリセルが行列状に配置されたメモリセルアレイと、 入力アドレスに基づいた前記複数のメモリセルに対するアクセスを、前記複数のメモリセルの各々が1ビットのデータを記憶する第1のモードと、前記複数のメモリセルのうちの2個ずつの組の各々が1ビットのデータを記憶する第2のモードとの間で切換えるためのアクセス制御回路と、 前記複数のメモリセルのうちの前記アクセス制御回路によってアクセス対象に選択されたメモリセルからのデータ読出を実行するデータ読出回路と、 前記複数のメモリセルのうちの前記アクセス対象に選択されたメモリセルに対するデータ書込を実行するデータ書込回路とを備える、不揮発性記憶装置。

IPC (5件)：

G11C11/15 ,  G11C13/00 ,  H01L27/10 ,  H01L27/105 ,  H01L43/08

FI (7件)：

G11C11/15 150 ,  G11C11/15 140 ,  G11C13/00 A ,  H01L27/10 451 ,  H01L27/10 481 ,  H01L43/08 Z ,  H01L27/10 447

Fターム (7件)：

5F083FZ10 ,  5F083LA03 ,  5F083LA04 ,  5F083LA05 ,  5F083LA10 ,  5F083ZA21 ,  5F083ZA28

引用特許：

審査官引用 (2件)

• 強誘電体メモリ装置およびその検査方法
  公報種別：公開公報   出願番号：特願平8-208161   出願人：松下電子工業株式会社
• 磁気ランダムアクセスメモリ
  公報種別：公開公報   出願番号：特願2000-182672   出願人：日本電気株式会社