高周波スイッチ装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：佐藤一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-200446
公開番号（公開出願番号）：特開平11-046101
出願日： 1997年07月25日
公開日（公表日）： 1999年02月16日
要約：

【要約】【課題】チップ面積を可及的に小さくするとともに大信号入力時の線形性を向上させることを可能にする。【解決手段】第1乃至第3の端子3、4、6と、第1のFET11およびこの第1のFETに各々並列に接続された第1のインダクタ21ならびに第1のキャパシタ25を有し、一端が第1の端子3に接続された第1の回路と、第2のFETおよびこの第2のFET12に各々並列に接続された第2のインダクタ22ならびに第2のキャパシタ26を有し、一端が第1の回路の他端に接続され、他端が第2の端子4に接続された第2の回路と、を備え、第1のFETのゲートには抵抗を介して第1の制御信号が印加され、第2のFETのゲートには抵抗を介して第2の制御信号が印加され、第3の端子6は第1および第2の回路の共通接続点に接続され、この共通接続点は所定電位が印加されることを特徴とする。

請求項（抜粋）：

第1乃至第3の端子と、第1のFETおよびこの第1のFETに各々並列に接続された第1のインダクタならびに第1のキャパシタを有し、一端が前記第1の端に接続された第1の回路と、第2のFETおよびこの第2のFETに各々並列に接続された第2のインダクタならびに第2のキャパシタを有し、一端が前記第1の回路の他端に接続され、他端が前記第2の端子に接続された第2の回路と、を備え、前記第1のFETのゲートには抵抗を介して第1の制御信号が印加され、前記第2のFETのゲートには抵抗を介して第2の制御信号が印加され、前記第3の端子は前記第1および第2の回路の共通接続点に接続され、この共通接続点は所定電位が印加されることを特徴とする高周波スイッチ装置。

IPC (4件)：

H01P 1/15 , H03H 7/46 , H03K 17/693 , H04B 1/44

FI (4件)：

H01P 1/15 , H03H 7/46 A , H03K 17/693 A , H04B 1/44

引用特許：

出願人引用 (9件)

高周波スイッチ
公報種別：公開公報出願番号：特願平6-096057 出願人：株式会社日立製作所
特開平3-190302
高周波スイッチ
公報種別：公開公報出願番号：特願平4-358138 出願人：株式会社村田製作所

全件表示

審査官引用 (9件)

高周波スイッチ
公報種別：公開公報出願番号：特願平6-096057 出願人：株式会社日立製作所
特開平3-190302
高周波スイッチ
公報種別：公開公報出願番号：特願平4-358138 出願人：株式会社村田製作所

全件表示

前のページに戻る