特許
J-GLOBAL ID：200903095491591044

スイッチング制御回路

発明者：
宮崎 勝己

宮崎 勝己 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (3件)： 吉田 茂明 ,  吉竹 英俊 ,  有田 貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2004-148780
公開番号（公開出願番号）：特開2005-333314
出願日： 2004年05月19日
公開日（公表日）： 2005年12月02日
要約：
【課題】デッドタイムを短縮化し得る同期整流方式のスイッチング制御回路を得る。【解決手段】出力電位がVDD-Vaよりも高くなったことをセンサ101が検出すると、センサ101から「H」の信号がNOR回路103の第1入力端子に入力され、NOR回路103から「L」の信号がNOR回路3の第2入力端子に入力され、NOR回路3から「H」の信号がゲート駆動回路107に入力される。これにより、PMOS1がオンされる。また、出力電位がGND+Vbよりも低くなったことをセンサ201が検出すると、センサ201から「L」の信号がNAND回路203の第1入力端子に入力され、NAND回路203から「H」の信号がNAND回路4の第2入力端子に入力され、NAND回路4から「L」の信号がゲート駆動回路207に入力される。これにより、NMOS2がオンされる。【選択図】図1
請求項（抜粋）：
電源電位に接続された第1のスイッチング素子と、 GND電位に接続された第2のスイッチング素子と、 前記第1のスイッチング素子と前記第2のスイッチング素子との接続点に接続された誘導性負荷と、 前記接続点の電位である出力電位を検出する検出回路と、 前記第2のスイッチング素子をオフさせた後に前記第1のスイッチング素子をオンさせる際に、前記電源電位より所定値だけ低い第1の電位よりも前記出力電位が高くなったことを示す第1の信号を前記検出回路から受けて、前記第1のスイッチング素子をオンさせる第1の駆動回路と を備える、スイッチング制御回路。
IPC (3件)：
H03K17/695 ,  H02M1/08 ,  H03K17/16
FI (3件)：
H03K17/687 B ,  H02M1/08 A ,  H03K17/16 L
Fターム (38件)：
5H740AA05 ,  5H740BA12 ,  5H740BB04 ,  5H740BB10 ,  5H740BC01 ,  5H740BC02 ,  5H740HH01 ,  5H740JA01 ,  5H740JB01 ,  5H740MM02 ,  5J055AX05 ,  5J055AX21 ,  5J055AX27 ,  5J055AX35 ,  5J055BX16 ,  5J055CX13 ,  5J055DX22 ,  5J055DX56 ,  5J055DX72 ,  5J055DX73 ,  5J055DX83 ,  5J055EX02 ,  5J055EX07 ,  5J055EY01 ,  5J055EY05 ,  5J055EY17 ,  5J055EY21 ,  5J055EZ00 ,  5J055EZ07 ,  5J055EZ21 ,  5J055EZ25 ,  5J055FX18 ,  5J055FX31 ,  5J055GX01 ,  5J055GX02 ,  5J055GX04 ,  5J055GX05 ,  5J055GX07
引用特許：
出願人引用 (2件)
  • 電源回路
    公報種別：公開公報   出願番号：特願2002-215246   出願人：セイコーエプソン株式会社
  • 電源回路
    公報種別：公開公報   出願番号：特願2002-215245   出願人：セイコーエプソン株式会社
審査官引用 (2件)
  • 電源回路
    公報種別：公開公報   出願番号：特願2002-215246   出願人：セイコーエプソン株式会社
  • 電源回路
    公報種別：公開公報   出願番号：特願2002-215245   出願人：セイコーエプソン株式会社

前のページに戻る

TOP

BOTTOM