特許

J-GLOBAL ID：200903095492655089

MIS型半導体装置の製造方法

発明者： 最上 徹
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願2000-138092
公開番号（公開出願番号）：特開2001-320045
出願日： 2000年05月11日
公開日（公表日）： 2001年11月16日
要約：

【要約】【課題】 ゲルマニウム含有シリコン膜をゲート電極に用いてゲート電極の空乏化を防止するものにおいて、?@ゲルマニウム含有シリコン膜を安定に形成する、?A低抵抗のシリサイド膜を形成する。【解決手段】 シリコン基板11上に、ゲート絶縁膜13を形成し、その上に小粒径多結晶シリコンであるシリコン膜14、ゲルマニウム・シリコン膜15、非晶質シリコン膜16(または大粒径多結晶シリコン膜)を化学的気相成長法により堆積する(b)。シリコン膜をパターニングし(c)、絶縁膜(18)を被せて熱処理を行いゲルマニウム・シリコン膜15のゲルマニウムをシリコン膜14へ拡散させてゲルマニウム・シリコン膜15′を形成する。絶縁膜をエッチバックして側壁18を形成する(d)。チタン等の金属を堆積し熱処理を行って非晶質シリコン膜16にシリサイド反応を起こさせてシリサイド膜19を形成する(e)。

請求項（抜粋）：

(1)シリコン基板上にゲート絶縁膜を形成する工程と、(2)前記ゲート絶縁膜上に、シリコン薄膜を形成する工程と、(3)前記シリコン薄膜上に、ゲルマニウムを含有するゲルマニウム含有シリコン膜を形成する工程と、(4)熱処理を行って前記ゲルマニウム含有シリコン膜中のゲルマニウムを前記シリコン薄膜へ拡散させる工程と、を含むことを特徴とするMIS型半導体装置の製造方法。

IPC (3件)：

H01L 29/78 ,  H01L 21/28 301 ,  H01L 29/43

FI (3件)：

H01L 21/28 301 Z ,  H01L 29/78 301 G ,  H01L 29/62 G

Fターム (31件)：

4M104AA01 ,  4M104BB01 ,  4M104BB36 ,  4M104BB40 ,  4M104CC05 ,  4M104DD02 ,  4M104DD37 ,  4M104DD43 ,  4M104DD78 ,  4M104DD79 ,  4M104DD82 ,  4M104DD83 ,  4M104DD84 ,  4M104EE09 ,  4M104EE17 ,  4M104FF13 ,  5F040DA01 ,  5F040EC02 ,  5F040EC04 ,  5F040EC05 ,  5F040EC06 ,  5F040EC07 ,  5F040ED02 ,  5F040ED03 ,  5F040EK05 ,  5F040FA05 ,  5F040FA07 ,  5F040FB04 ,  5F040FB05 ,  5F040FC10 ,  5F040FC19

引用特許：

審査官引用 (3件)

• 半導体集積回路装置およびその製造方法
  公報種別：公開公報   出願番号：特願平10-128394   出願人：株式会社日立製作所
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平5-351053   出願人：株式会社東芝
• 半導体集積回路及びその製造方法
  公報種別：公開公報   出願番号：特願平10-326973   出願人：株式会社東芝