特許
J-GLOBAL ID:200903095516993940
ビア形成領域決定方法
発明者:
出願人/特許権者:
代理人 (1件):
小杉 佳男 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-097532
公開番号(公開出願番号):特開2001-284536
出願日: 2000年03月31日
公開日(公表日): 2001年10月12日
要約:
【要約】【課題】 レイアウト設計のTATを短縮するビア形成領域決定方法を提供する。【解決手段】 多層構造を有する半導体集積回路を構成する、第1の層の所定の第1の配線m1および第2の層の所定の第2の配線m2_1を互いにつなぐ、第1のビア又はビアアレイが形成される第1のビア形成領域と、第1の層の第1の配線、および第2の層の、第2の配線とは異なる所定の第3の配線m2_2を互いにつなぐ第2のビア又はビアアレイが形成される第2のビア形成領域とを定め、第1のビア形成領域と第2のビア形成領域とが、所定の大きさ以下の間隔で離れるかあるいは互いに重なる場合に、第1のビア形成領域および第2のビア形成領域を包含する新たな第3のビア形成領域を生成し、第1のビア形成領域および第2のビア形成領域に代えて、生成した第3のビア形成領域を、ビア又はビアアレイが内部に形成される新たな領域として決定する。
請求項(抜粋):
多層構造を有する半導体集積回路を構成する、ある第1の層の配線と、該第1の層とは異なる第2の層の配線とをつなぐ、1つのビア又は規則的に並ぶ複数のビアからなるビアアレイが内部に形成される、層の広がり方向の領域を決定するビア形成領域決定方法において、前記第1の層の所定の第1の配線および前記第2の層の所定の第2の配線を互いにつなぐ第1のビア又はビアアレイが形成される第1のビア形成領域と、該第1の層の該第1の配線、および該第2の層の、該第2の配線とは異なる所定の第3の配線を互いにつなぐ第2のビア又はビアアレイが形成される第2のビア形成領域とを定め、該第1のビア形成領域と該第2のビア形成領域とが、所定の間隔以下の間隔で離れるかあるいは互いに重なる場合に、該第1のビア形成領域および該第2のビア形成領域を包含する新たな第3のビア形成領域を生成し、該第1のビア形成領域および該第2のビア形成領域に代えて、生成した第3のビア形成領域を、ビア又はビアアレイが内部に形成される新たな領域として決定することを特徴とするビア形成領域決定方法。
IPC (4件):
H01L 27/04
, H01L 21/822
, H01L 21/82
, H01L 21/768
FI (3件):
H01L 27/04 D
, H01L 21/82 W
, H01L 21/90 A
Fターム (14件):
5F033NN34
, 5F033UU04
, 5F033VV04
, 5F033VV05
, 5F033XX00
, 5F038CA17
, 5F038CD01
, 5F038CD02
, 5F064EE22
, 5F064EE26
, 5F064EE27
, 5F064EE52
, 5F064HH06
, 5F064HH10
引用特許: