特許
J-GLOBAL ID：200903095564786485

半導体装置の製造方法

発明者：
岡田 紀雄

岡田 紀雄 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 菅野 中
公報種別：公開公報
出願番号（国際出願番号）：特願平8-309282
公開番号（公開出願番号）：特開平10-150103
出願日： 1996年11月20日
公開日（公表日）： 1998年06月02日
要約：
【要約】【課題】 半導体装置の微細化,高速化が進む中、電気的に大きな問題となる配線遅延の問題を低減する。【解決手段】 半導体基板1上に同一層に形成された対向する配線3a,3a間に充填された層間膜6を、配線3aを横切る方向に延長させたエアギャップ7により完全に分離し、層間膜6による容量を低減する。
請求項（抜粋）：
配線層形成工程と、エッチング工程と、第2の層間膜形成工程とを有する半導体装置の製造方法であって、配線層形成工程は、第1の層間膜上に配線層を形成する処理であり、エッチング工程は、配線加工用のマスクとして酸化膜を用いて、配線層を所望の形状にパターニングするとともに、パターニングされた隣接の配線間にギャップを形成し、さらに前記配線間のギャップを通して下層の第1の層間膜をオーバーエッチングし、ギャップを第1の層間膜側に延長し、ギャップのアスペクト比を大きくする処理であり、第2の層間膜形成工程は、隣接する配線間のギャップ内に層間膜を充填し、かつギャップのアスペクト比が高いことを利用して第2の層間膜内にエアギャップを配線の厚さ方向で配線を横切る方向に形成する処理であることを特徴とする半導体装置の製造方法。
FI (2件)：
H01L 21/90 K ,  H01L 21/90 N
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM