特許
J-GLOBAL ID：200903095595298330

広いデータパスメモリデバイスのためのブロック書き込み回路および方法

発明者：
メリット, トッド エイ.

メリット, トッド エイ. について

, 
バンカー, レイン

バンカー, レイン について


出願人/特許権者：
マイクロン テクノロジー インコーポレイテッド

マイクロン テクノロジー インコーポレイテッド について


代理人 (1件)： 山本 秀策
公報種別：公表公報
出願番号（国際出願番号）：特願2000-568087
公開番号（公開出願番号）：特表2002-524813
出願日： 1999年08月25日
公開日（公表日）： 2002年08月06日
要約：
【要約】ブロック書き込み回路は、ブロック書き込み機能およびデータマスキング機能を行う。メモリデバイスは、複数のデータ端末、および複数のアレイ群を含む。複数の入力/出力線群の各々が、関連付けられたアレイ群のアレイに結合された複数の入力/出力線を含む。ブロック書き込み回路は、複数の書き込みドライバ群を備えており、各書き込みドライバ群は、関連付けられたデータ線群内の各データ線に結合された出力を有する複数の書き込みドライバ回路を含む。各書き込みドライバ回路は入力を含み、その出力上にデータ信号を発生させる。マルチプレクサ回路は、複数の入力、および複数の出力サブ群を含む。各出力サブ群は、関連付けられた書き込みドライバ群の書き込みドライバ回路に結合された複数の出力を含む。マルチプレクサ回路は、その入力の各々を出力群の出力に結合させる。マスキング回路もまた、各入力/出力線からのデータをマスキングし得る。
請求項（抜粋）：
メモリセルの少なくとも1つのアレイを含むメモリデバイスにおけるブロック書き込み回路であって、該メモリセルの少なくとも1つのアレイの各々が行および列状に配置された複数のメモリセルおよび複数のディジット線を含み、各ディジット線は関連した列中の複数のメモリセルに結合され、該ブロック書き込み回路は、以下、 複数の入力/出力線と、 該入力/出力線と該ディジット線との間で結合されたスイッチ回路であって、該スイッチ回路は、ブロック書き込み動作モード中にアドレス信号に応答して、少なくとも1つのディジット線を各入力/出力線へ選択的に結合する、スイッチ回路と、 複数のドライバ回路であって、各ドライバ回路は、入力およびそれぞれの入力/出力線に結合した出力を含み、そしてその入力に印加されたデータ信号に応答してその出力にデータ信号を発生させる、ドライバ回路と、 データ信号を受信するように適合された入力および該ドライバ回路の各入力に結合した複数の出力を有するマルチプレクサ回路であって、該マルチプレクサ回路は、該ブロック書き込み動作モード中に、制御信号に応答して、その入力をその出力に結合する、マルチプレクサ回路と、を備える、ブロック書き込み回路。
IPC (2件)：
G11C 11/407 ,  G11C 11/401
FI (2件)：
G11C 11/34 354 D ,  G11C 11/34 371 H
Fターム (10件)：
5M024AA91 ,  5M024BB20 ,  5M024BB36 ,  5M024DD20 ,  5M024DD75 ,  5M024KK04 ,  5M024KK35 ,  5M024LL01 ,  5M024PP01 ,  5M024PP03
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM