特許
J-GLOBAL ID：200903095641983485
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
速水 進治
公報種別：公開公報
出願番号（国際出願番号）：特願2005-306316
公開番号（公開出願番号）：特開2007-115922
出願日： 2005年10月20日
公開日（公表日）： 2007年05月10日
要約：
【課題】互いに積層される半導体チップ間の接続信頼性を確保するために電極の面積を大きくすると、その電極と半導体層との間に発生する静電容量が増大してしまう。【解決手段】半導体装置1は、半導体チップ10を備えている。半導体チップ10は、半導体基板12、配線層14、裏面電極16(第1の本電極)、および裏面ダミー電極17(第1のダミー電極)を有している。半導体基板12上には、配線13を含む配線層14が形成されている。また、半導体基板12の裏面S1上には、配線13と電気的に接続された裏面電極16が形成されている。この裏面S1上には、配線13と電気的に絶縁された裏面ダミー電極17も形成されている。【選択図】図1
請求項（抜粋）：
半導体基板と、
前記半導体基板上に設けられ、配線を含む配線層と、
前記半導体基板の裏面上に設けられ、前記配線と電気的に接続された第1の本電極と、
前記半導体基板の前記裏面上に設けられ、前記配線と電気的に絶縁された第1のダミー電極と、
を有する半導体チップを備えることを特徴とする半導体装置。
IPC (3件)：
H01L 21/320
, H01L 23/52
, H01L 27/00
H01L21/88 J
, H01L27/00 301C
5F033HH07
, 5F033HH11
, 5F033HH18
, 5F033KK07
, 5F033KK11
, 5F033KK18
, 5F033MM08
, 5F033MM30
, 5F033PP27
, 5F033PP28
, 5F033QQ46
, 5F033VV01
, 5F033XX24
出願人引用 (1件)
審査官引用 (7件)
全件表示
前のページに戻る
