特許
J-GLOBAL ID：200903096085310960
薄膜トランジスタ基板
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
高橋 敬四郎
公報種別：公開公報
出願番号（国際出願番号）：特願平11-022501
公開番号（公開出願番号）：特開2000-221542
出願日： 1999年01月29日
公開日（公表日）： 2000年08月11日
要約：
【要約】【課題】 探針を接触させても傷が付きにくく、接続の信頼性の高い端子構造を有するTFT基板を提供する。【解決手段】 基板上に複数のTFT、及び端子が形成されている。この端子は、少なくとも一つのTFTのゲート電極またはドレイン電極に接続されている。保護絶縁膜が、複数のTFT及び端子を覆う。TFTの各々のソース電極に対応する位置に、保護絶縁膜を貫通してソース電極の上面まで達する第1のコンタクトホールが形成されている。保護絶縁膜の上に、画素電極が形成されている。画素電極は、ソース電極に接続される。第2のコンタクトホールが、保護絶縁膜を貫通して端子の上面まで達する。基板法線方向から見たとき、端子の内奥部には保護絶縁膜が残っている。端子保護導電膜が保護絶縁膜の上に形成され、第2のコンタクトホール内を経由して端子に接続されている。
請求項（抜粋）：
主表面を有する基板と、前記基板の主表面上に形成され、各々、ゲート電極、チャネル層、ソース電極、及びドレイン電極を含んで構成される複数の薄膜トランジスタと、前記基板の主表面上に形成され、少なくとも一つの前記薄膜トランジスタのゲート電極及びドレイン電極のうち一方の電極に接続された第1の端子と、前記複数の薄膜トランジスタ及び第1の端子を覆うように、前記基板の主表面上に形成された保護絶縁膜と、前記薄膜トランジスタの各々のソース電極に対応する位置に形成され、前記保護絶縁膜を貫通して該ソース電極の上面まで達する第1のコンタクトホールと、前記保護絶縁膜の上に、前記薄膜トランジスタの各々に対応して形成され、前記第1のコンタクトホール内を経由して、対応する薄膜トランジスタのソース電極に接続された画素電極と、前記第1の端子に対応する位置に形成され、前記保護絶縁膜を貫通して該第1の端子の上面まで達し、基板法線方向から見たとき、該第1の端子の内奥部には前記保護絶縁膜を残すように配置された第2のコンタクトホールと、前記保護絶縁膜の上に形成され、前記第2のコンタクトホール内を経由して前記第1の端子に接続され、該第1の端子の内奥部上に残された前記保護絶縁膜を覆い、前記画素電極と同一材料で形成された第1の端子保護導電膜とを有する薄膜トランジスタ基板。
IPC (4件)：
G02F 1/136 500
, G02F 1/1343
, G09F 9/00 302
, H01L 29/786
G02F 1/136 500
, G02F 1/1343
, G09F 9/00 302
, H01L 29/78 612 C
2H092GA17
, 2H092GA25
, 2H092GA34
, 2H092GA51
, 2H092HA28
, 2H092JA25
, 2H092JA41
, 2H092JA46
, 2H092KA05
, 2H092MA07
, 2H092MA29
, 2H092NA28
, 2H092NA30
, 2H092PA01
, 5F110AA24
, 5F110CC07
, 5F110DD02
, 5F110EE04
, 5F110EE36
, 5F110FF03
, 5F110FF29
, 5F110GG02
, 5F110GG15
, 5F110HK01
, 5F110HK02
, 5F110HK03
, 5F110HK04
, 5F110HK06
, 5F110HK09
, 5F110HK16
, 5F110HK22
, 5F110HM17
, 5F110HM18
, 5F110NN03
, 5F110NN04
, 5F110NN12
, 5F110NN24
, 5F110NN35
, 5G435AA07
, 5G435AA14
, 5G435BB12
, 5G435EE33
, 5G435EE41
, 5G435FF05
, 5G435HH12
, 5G435HH14
, 5G435KK05
