特許
J-GLOBAL ID：200903096108756309

半導体装置及びその製造方法

発明者：
神山 聡

神山 聡 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平11-280126
公開番号（公開出願番号）：特開2001-102580
出願日： 1999年09月30日
公開日（公表日）： 2001年04月13日
要約：
【要約】【課題】 メタル・ポリシリコン構造の導電膜を備える半導体装置において、製造工程を煩雑化することなく、またバリアメタルの膜厚を増大することなく最上層の金属膜の低抵抗化を実現する。【解決手段】 ゲート絶縁膜5上にポリシリコン膜7、バリアメタル膜8、高融点金属窒化膜9を順次成膜した積層構造の導電膜を形成し、かつ前記導電膜を所要のパターンに形成してゲート電極6を形成する。前記ゲート電極6をマスクにしてシリコン基板1の主面にLDD領域12及びソース・ドレイン領域13のイオン注入層を形成し、前記イオン注入層を活性化すると同時に前記高融点金属窒化膜9を低抵抗化する熱処理を行う。高融点金属窒化膜9をアモルファス状態で形成しており、前記熱処理によって膜中の窒素が脱離され、かつ同時に高融点金属の結晶粒径が増大され、これにより、下層のバリアメタル膜8の結晶性にかかわらず高融点金属の結晶性が改善され、高融点金属窒化膜9の低抵抗化が実現される。
請求項（抜粋）：
半導体基板上に形成される電極、配線等を構成する導電膜が、下層からポリシリコン膜、バリアメタル膜、高融点金属窒化膜の積層構造であることを特徴とする半導体装置。
IPC (5件)：
H01L 29/78 ,  H01L 21/285 301 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 21/336
FI (7件)：
H01L 21/285 301 R ,  H01L 29/78 301 G ,  H01L 27/10 621 Z ,  H01L 27/10 671 Z ,  H01L 27/10 681 B ,  H01L 29/78 301 L ,  H01L 29/78 301 M
Fターム (41件)：
4M104AA01 ,  4M104BB01 ,  4M104BB30 ,  4M104BB33 ,  4M104CC01 ,  4M104DD04 ,  4M104DD43 ,  4M104DD80 ,  4M104EE17 ,  4M104GG09 ,  5F040DA00 ,  5F040DA01 ,  5F040DC01 ,  5F040EC02 ,  5F040EC04 ,  5F040EC06 ,  5F040EC07 ,  5F040EC12 ,  5F040ED03 ,  5F040ED04 ,  5F040EF02 ,  5F040EJ02 ,  5F040EK05 ,  5F040FA05 ,  5F040FA16 ,  5F040FB04 ,  5F083AD22 ,  5F083AD49 ,  5F083AD56 ,  5F083GA01 ,  5F083GA02 ,  5F083JA05 ,  5F083JA06 ,  5F083JA32 ,  5F083JA40 ,  5F083KA01 ,  5F083KA05 ,  5F083NA01 ,  5F083PR21 ,  5F083PR34 ,  5F083PR40
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM