特許

J-GLOBAL ID：200903096111326056

半導体記憶装置の製造方法

発明者： 森山 和歌子 ,  川本 浩 ,  宮崎 邦浩 ,  灘原 壮一 ,  齋藤 真美
出願人/特許権者： 株式会社東芝
代理人 (1件)： 外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願2000-269723
公開番号（公開出願番号）：特開2002-083884
出願日： 2000年09月06日
公開日（公表日）： 2002年03月22日
要約：

【要約】【課題】 ゲート電極短絡を確実に防止する半導体記憶装置の製造方法を提供する。【解決手段】 半導体基板1上に第1のゲート絶縁膜3を介して第1の浮遊ゲート電極材料膜4aを形成した後、素子分離溝8を加工し、この素子分離溝8に素子分離絶縁膜10が第1の浮遊ゲート電極材料膜4aの面位置より突出した状態に埋め込み、この上に、第2の浮遊ゲート電極材料膜4bを堆積し、この第2の浮遊ゲート電極材料膜4b上に、マスク材11の酸化膜を形成した後、このマスク材11をマスクに第2の浮遊ゲート電極膜4bをエッチング加工して、素子分離絶縁膜10上においてスリット13で分離する。その後、そのスリット13内におけるゲート電極材料膜4bの残渣をエッチング除去し、次いで、水洗処理し、その後、マスク材11をエッチング除去する。

請求項（抜粋）：

半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極材料膜を形成する工程と、前記ゲート電極材料膜を、マスク材をマスクにエッチングしてゲート電極を分離形成する工程と、前記ゲート電極の分離形成工程後、前記マスク材を剥離する工程を具備してなり、前記マスク材の剥離工程は、前記ゲート電極材料膜の残渣をエッチング除去する工程と、前記エッチング除去工程後、前記ゲート電極材料膜の残渣除去部分を水洗処理する工程と、前記水洗処理工程後、前記マスク材をエッチング除去する工程とからなることを特徴とする半導体記憶装置の製造方法。

IPC (5件)：

H01L 21/8247 ,  H01L 27/115 ,  H01L 21/76 ,  H01L 29/788 ,  H01L 29/792

FI (3件)：

H01L 27/10 434 ,  H01L 21/76 L ,  H01L 29/78 371

Fターム (46件)：

5F001AA03 ,  5F001AA31 ,  5F001AD41 ,  5F001AD44 ,  5F001AD53 ,  5F001AD60 ,  5F001AG21 ,  5F001AG29 ,  5F001AG40 ,  5F032AA34 ,  5F032AA44 ,  5F032AA45 ,  5F032AA77 ,  5F032BA01 ,  5F032BA05 ,  5F032CA17 ,  5F032CA24 ,  5F032DA04 ,  5F032DA23 ,  5F032DA25 ,  5F032DA33 ,  5F032DA78 ,  5F083EP05 ,  5F083EP23 ,  5F083EP76 ,  5F083ER21 ,  5F083GA24 ,  5F083JA33 ,  5F083KA01 ,  5F083LA10 ,  5F083LA12 ,  5F083LA16 ,  5F083NA01 ,  5F083PR06 ,  5F083PR07 ,  5F083PR42 ,  5F083PR52 ,  5F101BA13 ,  5F101BA17 ,  5F101BD22 ,  5F101BD27 ,  5F101BD34 ,  5F101BD35 ,  5F101BH02 ,  5F101BH15 ,  5F101BH21

引用特許：

審査官引用 (5件)

• 不揮発性半導体記憶装置およびその製造方法
  公報種別：公開公報   出願番号：特願平10-319415   出願人：三菱電機株式会社
• 特開昭62-136855
  
• 不揮発性半導体記憶装置およびその製造方法
  公報種別：公開公報   出願番号：特願平9-187539   出願人：株式会社東芝
• MOS型半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平10-219956   出願人：松下電子工業株式会社
• 半導体記憶装置及び製造方法
  公報種別：公開公報   出願番号：特願平8-054724   出願人：株式会社東芝