特許
J-GLOBAL ID:200903029168390940

不揮発性半導体記憶装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 深見 久郎 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-319415
公開番号(公開出願番号):特開2000-150678
出願日: 1998年11月10日
公開日(公表日): 2000年05月30日
要約:
【要約】【課題】 ゲート間の短絡を生じるエッチング残渣の無害化、または装置の微細化をはかった不揮発性半導体記憶装置およびその製造方法を提供する。【解決手段】 半導体基板の上に、第1ゲート層および第2ゲート層を形成し、その第2ゲート層をエッチングして第2ゲート電極17を形成し、第2ゲート電極をマスクに第1ゲート層をエッチングして第1ゲート電極18を形成し、段差部に残った残渣を等方性エッチングで除去する工程を備える方法とする。
請求項(抜粋):
半導体基板の主表面の上に第1ゲート絶縁膜を介して第1ゲート層を形成する工程と、前記第1ゲート層の上に第2ゲート絶縁膜を介して第2ゲート層を形成する工程と、レジストをマスクにして、前記第2ゲート層をエッチングして第2ゲート電極を形成する工程と、前記第2ゲート電極をマスクにして、前記第1ゲート層をエッチングして第1ゲート電極を形成する工程と、前記第1ゲート層のエッチング後に、前記第1ゲート層の側壁に接する絶縁膜と前記第1ゲート絶縁膜とによって形成された段差の側壁に残ったエッチング残渣に対して等方性エッチングを行って、そのエッチング残渣を除去する工程とを備える不揮発性半導体記憶装置の製造方法。
IPC (6件):
H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 21/28 ,  H01L 21/3065 ,  H01L 27/115
FI (4件):
H01L 29/78 371 ,  H01L 21/28 F ,  H01L 21/302 J ,  H01L 27/10 434
Fターム (48件):
4M104AA00 ,  4M104BB01 ,  4M104CC05 ,  4M104DD12 ,  4M104DD65 ,  4M104GG16 ,  4M104HH20 ,  5F001AA25 ,  5F001AA31 ,  5F001AA43 ,  5F001AB08 ,  5F001AB09 ,  5F001AD12 ,  5F001AD60 ,  5F001AF25 ,  5F001AG10 ,  5F004AA09 ,  5F004AA11 ,  5F004DA00 ,  5F004DA01 ,  5F004DA04 ,  5F004DA16 ,  5F004DA17 ,  5F004DA18 ,  5F004DA20 ,  5F004DA22 ,  5F004DA23 ,  5F004DA25 ,  5F004DA26 ,  5F004DA27 ,  5F004DB02 ,  5F004DB07 ,  5F004EA07 ,  5F004EA10 ,  5F004EA12 ,  5F004EA17 ,  5F004EA27 ,  5F004EB02 ,  5F004FA02 ,  5F083EP02 ,  5F083EP23 ,  5F083EP55 ,  5F083GA09 ,  5F083GA22 ,  5F083GA30 ,  5F083JA32 ,  5F083PR03 ,  5F083PR40
引用特許:
審査官引用 (7件)
全件表示

前のページに戻る