特許
J-GLOBAL ID:200903096207464344
半導体記憶装置及びその製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
鈴江 武彦
公報種別:公開公報
出願番号(国際出願番号):特願平6-043626
公開番号(公開出願番号):特開平7-254648
出願日: 1994年03月15日
公開日(公表日): 1995年10月03日
要約:
【要約】【目的】 メモリセル占有面積がさらに縮小化されても、良好なビット線コンタクトを実現することができ、且つ十分なキャパシタ容量を確保することのできるメモリセル構造を実現したDRAMを提供することにある。【構成】 基板表面より上に突出した円筒型のストレージノード21bを有するキャパシタと、スイッチング素子として機能するトランジスタと、からメモリセルを構成したスタックドキャパシタ構造のDRAMにおいて、トランジスタのビット線33との接続部にストレージノード21bと同一構成のビット線コンタクト用パッド21aが形成され、このパッド21内に導電材24が埋込み形成されてなることを特徴とする。
請求項(抜粋):
基板表面より上に突出し少なくとも上部が筒状に形成されたストレージノードを有するキャパシタと、スイッチング素子として機能するトランジスタとからメモリセルを構成した半導体記憶装置において、前記トランジスタのビット線との接続部に前記ストレージノードと同一構成のビット線コンタクト用パッドが形成され、このパッド内に導電材が埋込み形成されてなることを特徴とする半導体記憶装置。
IPC (2件):
H01L 21/8242
, H01L 27/108
FI (2件):
H01L 27/10 325 C
, H01L 27/10 325 P
引用特許:
審査官引用 (5件)
-
半導体装置および半導体装置の製造方法
公報種別:公開公報
出願番号:特願平4-047155
出願人:株式会社東芝
-
特開平3-082155
-
特開平2-076257
-
特開平2-060162
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平3-225590
出願人:富士通株式会社
全件表示
前のページに戻る