特許

J-GLOBAL ID：200903096224351553

半導体基板とL型スペーサーとの間にエアギャップを備える半導体素子及びその製造方法

発明者： 朴 鎬雨 ,  朴 炯武
出願人/特許権者： 三星電子株式会社
代理人 (2件)： 志賀 正武 ,  渡邊 隆
公報種別：公開公報
出願番号（国際出願番号）：特願2004-202151
公開番号（公開出願番号）：特開2005-064476
出願日： 2004年07月08日
公開日（公表日）： 2005年03月10日
要約：

【課題】 早い動作速度を具現するために素子のゲート電極と関連がある最少の寄生キャパシタンスを有する半導体素子を提供する。【解決手段】 半導体基板はソース/ドレーン領域、ソース/ドレーン領域との間の半導体基板上に配置されているゲートパターン及びL型スペーサーも含む。ゲートパターンとL型スペーサーは、ソース/ドレーン領域を形成するためのマスクとして利用される。L型スペーサーは、ゲートパターンの一側壁を覆う垂直部及びソース/ドレーン領域上に垂直部の下部から延長された水平部を含む。L型スペーサーとゲートパターンとの間に介在された支持部は、エアギャップが少なくともL型スペーサーの水平部とソース/ドレーン領域との間に限定されるようにL型スペーサーの水平部を支持する。【選択図】 図2

請求項（抜粋）：

半導体基板に形成され互いに離隔されているソース及びドレーンと、 前記ソースと前記ドレーンとの間にチャンネル領域上部に配置され、向き合う側壁を有するゲートパターンと、 前記ゲートパターンの側壁を覆う垂直部及び前記垂直部の下部から延長された水平部で構成されるとともに前記水平部は前記ソース及び前記ドレーンに重畳されたL型スペーサーと、 前記L型スペーサーと前記ゲートパターンとの間に介在されて少なくとも前記L型スペーサーの前記水平部と前記ソース/ドレーンとの間にエアギャップを提供する支持部と、 を含むことを特徴とする半導体素子。

IPC (2件)：

H01L29/78 ,  H01L21/3065

FI (2件)：

H01L29/78 301G ,  H01L21/302 105A

Fターム (32件)：

5F004AA02 ,  5F004CA02 ,  5F004CA03 ,  5F004DA01 ,  5F004DA26 ,  5F004DB02 ,  5F004DB07 ,  5F004EA10 ,  5F004EA11 ,  5F004EA28 ,  5F004EA38 ,  5F140AA01 ,  5F140AA11 ,  5F140AA26 ,  5F140BA01 ,  5F140BD07 ,  5F140BD09 ,  5F140BD11 ,  5F140BD12 ,  5F140BG10 ,  5F140BG12 ,  5F140BG14 ,  5F140BG15 ,  5F140BG17 ,  5F140BG49 ,  5F140BG50 ,  5F140BG52 ,  5F140BG53 ,  5F140BG54 ,  5F140BH15 ,  5F140BK06 ,  5F140BK13

引用特許：

出願人引用 (1件)

• 米国特許第6,087,234号明細書
  

審査官引用 (5件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平9-165800   出願人：日本電気株式会社
• 特開平4-124834
  
• L字型スペーサを利用する半導体トランジスタ及びその製造方法
  公報種別：公開公報   出願番号：特願2002-145209   出願人：三星電子株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平11-335104   出願人：日本電気株式会社
• 特開平4-124834