特許
J-GLOBAL ID：200903096507162501
ワードラインドライバ回路及びその駆動方法
発明者：
出願人/特許権者：
代理人 (4件)：
大塚 康徳
, 高柳 司郎
, 大塚 康弘
, 木村 秀二
公報種別：公開公報
出願番号（国際出願番号）：特願2005-001499
公開番号（公開出願番号）：特開2006-004592
出願日： 2005年01月06日
公開日（公表日）： 2006年01月05日
要約：
【課題】内部ブースティング電圧が要求されるワードラインに電源電圧よりも高い電圧を供給するワードラインドライバ回路及びその駆動方法を提供することにある。【解決手段】半導体メモリ装置を構成するメモリセルのトランジスタを動作させるブースティング電圧をワードラインに印加するワードラインドライバ回路において、第1動作モードでは接地レベルを有し、第2動作モードではワードラインデコーディング回路の出力信号が電源電圧レベルに印加される入力ノードと、第1動作モードでは接地レベルを有し、第2動作モードでは電源電圧のレベルよりも一層高いレベルの電圧を前記メモリセルに連結されたワードラインに印加する出力ノードを備え、前記出力ノードに一方の電極が連結され、第2動作モードで前記出力ノードを電源電圧のレベルよりも一層高いレベルの電圧にブースティングさせる強誘電体キャパシタからなるワードラインドライバ回路。【選択図】図1
請求項（抜粋）：
半導体メモリ装置を構成するメモリセルのアクセストランジスタを動作させるブースティング電圧をワードラインに印加するワードラインドライバ回路において、
第1動作モードでは接地レベルを有し、第2動作モードではワードラインデコーディング回路の出力信号が電源電圧レベルに印加される入力ノードと、
第1動作モードでは接地レベルを有し、第2動作モードでは電源電圧レベルよりも一層高いレベルの電圧を前記メモリセルに連結されたワードラインに印加する出力ノードと、
前記出力ノードに一方の電極が連結され、第2動作モードで前記出力ノードを電源電圧のレベルよりも一層高いレベルの電圧にブースティングさせるキャパシタと、
前記入力ノードと出力ノードとの間に連結され、第1制御信号により制御され、第2動作モードで前記出力ノードをフローティングさせるための第1トランジスタと、
前記入力ノードとコントロールノードとの間に連結され、電源電圧により動作し、第2動作モードで前記コントロールノードをフローティングさせるための第2トランジスタと、
第2制御信号が印加されるノードと前記キャパシタの他方の電極との間に連結され、前記コントロールノードの電圧により制御され、第2動作モードで前記第2制御信号を前記キャパシタに伝達する第3トランジスタと、を備えることを特徴とするワードラインドライバ回路。
IPC (2件)：
FI (3件)：
G11C11/22 501K
, G11C11/34 354F
, G11C11/34 354D
5M024AA34
, 5M024BB08
, 5M024BB35
, 5M024BB36
, 5M024CC24
, 5M024FF04
, 5M024HH18
, 5M024QQ03
