特許
J-GLOBAL ID：200903096678820990

出力回路

発明者：
荒井 勝也

荒井 勝也 について

, 
吉崎 昇一

吉崎 昇一 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 前田 弘 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-030887
公開番号（公開出願番号）：特開平11-317652
出願日： 1999年02月09日
公開日（公表日）： 1999年11月16日
要約：
【要約】【課題】 電源電圧よりも高い電圧の信号を入力した場合であっても、不要な電流発生及びゲート酸化膜破壊を起こすことなく、遅延時間の短い出力回路を提供する。【解決手段】 第1のPチャネル型MOSトランジスタ12と第2のPチャネル型MOSトランジスタ11とが直列接続される。前記第1のPチャネル型MOSトランジスタ12の一端は入出力端子IOに接続される。ゲート制御回路40は、前記入出力端子IOに入力される信号の電圧が電源電圧を越えるときに、前記第1のPチャネル型MOSトランジスタ12を遮断状態にする。NAND回路19にはイネーブル信号EN及び入力信号INが入力され、このNAND回路19の出力信号により前記第2のPチャネル型MOSトランジスタ11のゲートを制御して、前記入出力端子IOから信号を出力する。
請求項（抜粋）：
入出力端子を有する出力回路であって、一端が前記入出力端子に接続された第1のPチャネル型MOSトランジスタと、前記第1のPチャネル型MOSトランジスタの他端に直列接続された第2のPチャネル型MOSトランジスタと、前記入出力端子に接続され、前記第1のPチャネル型MOSトランジスタのゲート電圧を制御するゲート制御回路とを備え、前記第2のPチャネル型MOSトランジスタのゲートには信号が入力され、この入力信号に従って前記入出力端子から信号が出力されることを特徴とする出力回路。
IPC (3件)：
H03K 17/08 ,  H03K 17/693 ,  H03K 19/0175
FI (4件)：
H03K 17/08 C ,  H03K 17/693 Z ,  H03K 19/00 101 J ,  H03K 19/00 101 S
引用特許：
審査官引用 (2件)
  • 出力ドライバ回路
    公報種別：公開公報   出願番号：特願平7-068205   出願人：沖電気工業株式会社
  • 出力駆動回路
    公報種別：公開公報   出願番号：特願平5-225822   出願人：沖電気工業株式会社

前のページに戻る

TOP

BOTTOM