半導体構成素子

発明者： ,
出願人/特許権者：
代理人 (1件)：矢野敏雄 (外4名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-511196
公開番号（公開出願番号）：特表2001-516156
出願日： 1998年09月07日
公開日（公表日）： 2001年09月25日
要約：

【要約】公知の高圧スマートパワーICでは半導体構成素子が頻繁にチップ面の半分以上を占めている。このICを低コストに製造し得るためには、材料消費を低減させ、パワー反動体素子のドリフトゾーンの面積を著しく縮小させなければならない。炭化珪素は珪素よりも高い電気的降伏電界強度を有している。半導体構成素子の電圧受け入れ部分をこの炭化珪素に集積させることにより、同じ素子電圧のもとでドリフトゾーンを著しく小さくすることが可能となる。導電形SiCMOSトランジスタは約1〜2μmの厚さのみであり、SiO2層(11)によって覆われたSiC層(6)が誘電的に絶縁されてSi基板(2)状に配設される。2つのそれぞれn+ドーピングされたSiC領域(7,8)は、ソースないしドレインコンタクトとして用いられる。電子伝導チャネルは、ゲート電極(14)に対向するSiC層(6)のp+ドーピング領域(13)に形成される。それに対して横方向に、低い電子伝導度のSiCドリフトゾーン(12)が続く。

請求項（抜粋）：

a)第1の絶縁層(4)を備え第1の半導体材料から形成される基板(2)を有しており、 b)前記第1の絶縁層(4)の表面の少なくとも一部が、第2の半導体材料からなる第2の層(6)によって覆われており、この場合第2の半導体材料の電気的降伏電界強度が第1の半導体材料の降伏電界強度よりも大きく、c)前記第2の層(6)は、第1の横方向で次のように構成されており、すなわち第1の電極(9,14′,26)とコンタクトする第1の伝導タイプの第1の領域(7,13)と、第2の電極(10,27)とコンタクトする第2の伝導タイプの第2の領域(8,24)との間に、第2の絶縁層(11)によって覆われる第1または第2の伝導タイプのドリフトゾーン(12)が配設されるように構成されていることを特徴とする、半導体構成素子。

IPC (9件)：

H01L 21/8234 , H01L 27/088 , H01L 21/06 , H01L 21/8232 , H01L 27/12 , H01L 29/24 , H01L 29/74 , H01L 29/786 , H01L 29/861

FI (10件)：

H01L 27/12 Z , H01L 29/24 , H01L 27/08 102 A , H01L 27/06 F , H01L 29/74 F , H01L 29/78 613 Z , H01L 29/78 618 B , H01L 29/78 622 , H01L 29/78 626 Z , H01L 29/91 F

Fターム (25件)：

5F005AA01 , 5F005AB01 , 5F005AC01 , 5F005AC02 , 5F005AD02 , 5F005CA02 , 5F048AA01 , 5F048AA08 , 5F048AC01 , 5F048AC03 , 5F048AC04 , 5F048AC10 , 5F048BA01 , 5F048BA14 , 5F048BA16 , 5F048BC05 , 5F110AA04 , 5F110BB04 , 5F110CC02 , 5F110FF02 , 5F110GG01 , 5F110HM12 , 5F110HM14 , 5F110NN23 , 5F110NN74

引用特許：

審査官引用 (2件)

高電圧デバイス構造およびその製造方法
公報種別：公開公報出願番号：特願平6-295181 出願人：テキサスインスツルメンツインコーポレイテツド
高電圧デバイス及びその製造方法
公報種別：公開公報出願番号：特願平6-022856 出願人：テキサスインスツルメンツインコーポレイテツド

前のページに戻る