特許

J-GLOBAL ID：200903097019612928

半導体記憶装置

発明者： 丹沢 徹
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-256602
公開番号（公開出願番号）：特開2000-090682
出願日： 1998年09月10日
公開日（公表日）： 2000年03月31日
要約：

【要約】【課題】本発明は、集積化する際にチップ面積を増加させることなしに、ノイズによるセンスアンプの誤動作に基づくアクセス時間の延長を防止すること特徴とする。【解決手段】メモリセルアレイ3、4、ビット線を選択的にデータ線に接続するカラムゲート回路5、6及びワード線を選択的に駆動するロウデコーダ回路7、8をそれぞれ有するメモリコア1、2と、一対の入力ノードDL、REF相互間の電位差を増幅してデータをセンスするセンスアンプ11と、データの読み出し時に、データの読み出しが行われるメモリセルを含むメモリコアのデータ線をセンスアンプの一方の入力ノードDLに接続し、データの読み出しが行われないメモリセルを含むメモリコアのデータ線をセンスアンプの他方の入力ノードREFに接続するデータ線スイッチ回路10とを具備している。

請求項（抜粋）：

データを格納する複数個のメモリセルからなるメモリセルアレイ、上記複数のメモリセルに接続される複数のワード線、上記複数のメモリセルに接続される複数のビット線、上記複数のビット線を選択的にデータ線に接続するカラムゲート回路及び上記複数のワード線を選択的に駆動するロウデコーダ回路それぞれ有する複数のメモリコアと、一対の入力ノードを有し、この一対の入力ノード相互間の電位差を増幅してデータをセンスするセンス回路と、データの読み出し時に、データの読み出しが行われるメモリセルを含むメモリコアのデータ線を上記センス回路の一対の入力ノードの一方に接続し、データの読み出しが行われないメモリセルを含むメモリコアのデータ線を上記センス回路の一対の入力ノードの他方に接続するデータ線スイッチ回路とを具備したことを特徴とする半導体記憶装置。

IPC (2件)：

G11C 16/06 ,  G11C 17/18

FI (2件)：

G11C 17/00 634 C ,  G11C 17/00 306

Fターム (15件)：

5B003AA05 ,  5B003AB03 ,  5B003AC07 ,  5B003AD02 ,  5B003AD05 ,  5B003AD06 ,  5B003AD08 ,  5B025AA03 ,  5B025AB01 ,  5B025AC01 ,  5B025AD02 ,  5B025AD05 ,  5B025AD06 ,  5B025AD07 ,  5B025AE08

引用特許：

審査官引用 (2件)

• 不揮発性メモリ方式
  公報種別：公開公報   出願番号：特願平4-249685   出願人：株式会社沖マイクロデザイン宮崎, 沖電気工業株式会社
• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願平3-186438   出願人：株式会社東芝