ロック検出回路および位相同期ループ回路

発明者：
出願人/特許権者：
代理人 (1件)：吉田茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-147514
公開番号（公開出願番号）：特開2002-344312
出願日： 2001年05月17日
公開日（公表日）： 2002年11月29日
要約：

【要約】【課題】位相同期に近づいた場合や入力信号が突然停止した場合、あるいは、出力信号が入力信号に同期する過程において瞬時的に位相差が0となる場合であっても、誤った内容のロック検出信号を出力しないロック検出回路、および、それを備えるPLL回路を提供する。【解決手段】入力信号f1および帰還信号f2に位相差があるときにリセット信号Peを出力するリセット信号出力部(6,7,22〜24)と、リセット信号が入力されるとロック検出信号SLを出力しないD-FF回路8とを備えるロック検出回路20をPLL回路に設ける。また、リセット信号は、帰還信号f2の信号変化にも基づくようNAND回路23に帰還信号f2が入力される。さらに、入力信号f1がN周期に達したときに出力するカウンタ21を設け、D-FF回路8のクロックに採用する。

請求項（抜粋）：

発振を繰り返す第1および第2のパルス信号に所定値以上の位相差があるときに、リセット信号をアクティブ化するリセット信号出力部と、前記リセット信号がアクティブ化されたときには、前記第1および第2のパルス信号が同期していることを示すロック検出信号をアクティブ化しない信号出力部とを備えるロック検出回路。

Fターム (12件)：

5J106AA04 , 5J106CC01 , 5J106CC24 , 5J106CC38 , 5J106CC41 , 5J106CC58 , 5J106DD32 , 5J106DD42 , 5J106DD43 , 5J106DD47 , 5J106DD48 , 5J106KK29

引用特許：

審査官引用 (10件)

特開平3-206725
特開平3-206725
特開平3-206725

全件表示

前のページに戻る