特許
J-GLOBAL ID：200903097123961012
ROM
発明者：
,
出願人/特許権者：
代理人 (1件)：
萩原 誠
公報種別：公開公報
出願番号（国際出願番号）：特願平11-183954
公開番号（公開出願番号）：特開2000-030478
出願日： 1999年06月29日
公開日（公表日）： 2000年01月28日
要約：
【要約】【課題】 漏洩電流パスを遮断して、かつチャージ/ディスチャージ時間を短縮して高速データ読出しが可能であり、かつ消費電力を削減でき、パワーノイズの発生も防止できるノア構造のROMを提供すること。【解決手段】 例えばメインビットラインMBL1にメインビットライン選択回路150から感知電流を供給し、かつ接地ビットラインGBL1を接地ビットライン選択回路130で接地してメモリセルM11を読出すとき、前記ビットラインMBL1,GBL1に隣接するメインビットラインMBL2と接地ビットラインGBL2に前記選択回路150,130から感知電流と同一のバイアス電流を供給する。
請求項（抜粋）：
ノア構造のROMにおいて、データを貯蔵するための複数のメモリセルを有するメモリセルアレイと、このメモリセルアレイに接続される複数の第1ビットラインと、前記メモリセルアレイに接続される複数の第2ビットラインと、前記複数の第1ビットラインに接続され、隣接した2本の第1ビットラインを選択し、一方に感知電流、他方にバイアス電流を供給する第1の選択手段と、前記複数の第2ビットラインに接続され、前記選択された2本の第1ビットラインに対応する隣接した2本の第2ビットラインを選択し、一方を接地し、他方にバイアス電流を供給する第2選択手段と、前記感知電流から、選択されたメモリセルの状態を検出する感知増幅手段とを具備することを特徴とするROM。
FI (2件)：
G11C 17/00 634 B
, G11C 17/00 634 D
