特許

J-GLOBAL ID：200903097237057332

多層配線の製造方法および多層配線

発明者： 後藤 覚
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願2005-163630
公開番号（公開出願番号）：特開2006-339479
出願日： 2005年06月03日
公開日（公表日）： 2006年12月14日
要約：

【課題】 溝配線形成の際の密着層カバレッジ不良とライナーエッチング後にボイドが発生することを同時に防止する。【解決手段】 基板100上に、第1の配線層106a上での膜厚が第1の絶縁膜101上での膜厚よりも薄くなるように第2の絶縁膜107を形成する工程と、第2の絶縁膜上に第3の絶縁膜108を形成する工程と、第3の絶縁膜を貫通して第2の絶縁膜に到達する接続孔109を、平面的に見て第1の配線層と少なくとも一部がオーバーラップする位置に形成する工程と、接続孔の底面における第1の配線層とオーバーラップする領域では第1の配線層を露出するとともに、接続孔の底面における第1の配線層とオーバーラップしない領域では第2の絶縁膜が残存するように、接続孔の底面に露出した第2の絶縁膜をエッチング除去する工程とを含む。【選択図】 図1

請求項（抜粋）：

基板上に第1の絶縁膜を形成する第1工程と、 前記第1の絶縁膜中に第1の配線溝を形成する第2工程と、 前記第1の配線溝内に導電膜を埋め込み、第1の配線層を形成する第3工程と、 前記基板上に、前記第1の配線層上での膜厚が前記第1の絶縁膜上での膜厚よりも薄くなるように第2の絶縁膜を形成する第4工程と、 前記第2の絶縁膜上に第3の絶縁膜を形成する第5工程と、 前記第3の絶縁膜を貫通して前記第2の絶縁膜に到達する接続孔を、平面的に見て前記第1の配線層と少なくとも一部がオーバーラップする位置に形成する第6工程と、 前記接続孔の底面における前記第1の配線層とオーバーラップする領域では前記第1の配線層を露出するとともに、前記接続孔の底面における前記第1の配線層とオーバーラップしない領域では前記第2の絶縁膜が残存するように、前記接続孔の底面に露出した前記第2の絶縁膜をエッチング除去する第7工程とを含む多層配線の製造方法。

IPC (2件)：

H01L 21/768 ,  H01L 21/306

FI (2件)：

H01L21/90 A ,  H01L21/302 101B

Fターム (47件)：

5F004BA09 ,  5F004CA02 ,  5F004CA03 ,  5F004CA04 ,  5F004CB18 ,  5F004DA00 ,  5F004DA16 ,  5F004DA23 ,  5F004DA26 ,  5F004DB03 ,  5F004DB07 ,  5F033KK11 ,  5F033KK19 ,  5F033KK21 ,  5F033KK32 ,  5F033MM01 ,  5F033MM12 ,  5F033MM13 ,  5F033NN14 ,  5F033NN15 ,  5F033PP15 ,  5F033PP27 ,  5F033PP33 ,  5F033QQ00 ,  5F033QQ04 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ13 ,  5F033QQ25 ,  5F033QQ35 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ90 ,  5F033RR00 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR11 ,  5F033SS15 ,  5F033TT00 ,  5F033TT04 ,  5F033WW01 ,  5F033XX15 ,  5F033XX24 ,  5F033XX35

引用特許：

出願人引用 (2件)

• 半導体装置の製造方法および多層配線構造の形成方法
  公報種別：公開公報   出願番号：特願平10-362935   出願人：富士通株式会社, 富士通ヴィエルエスアイ株式会社
• 多層配線およびその製造方法
  公報種別：公開公報   出願番号：特願平9-322642   出願人：ソニー株式会社