容量素子及びその製造方法並びに半導体装置の製造方法

発明者： , , ,
出願人/特許権者： , ,
代理人 (1件)：北野好人 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-332706
公開番号（公開出願番号）：特開2003-133438
出願日： 2001年10月30日
公開日（公表日）： 2003年05月09日
要約：

【要約】【課題】熱処理による上部電極とキャパシタ誘電体膜との界面における膜剥がれやキャパシタ特性の劣化を防止しうる容量素子及びその製造方法並びにこのような容量素子を有する半導体装置の製造方法を提供する。【解決手段】基板上に、金属よりなる下部電極を形成する工程と、下部電極上に、酸化物誘電体膜よりなるキャパシタ誘電体膜を形成する工程と、キャパシタ誘電体膜上に、金属膜を堆積する工程と、金属膜をパターニングして金属膜よりなる上部電極を形成する工程とを有する容量素子の製造方法において、金属膜の堆積後、金属膜のパターニングの前に、水素を含む雰囲気中で熱処理を行う。これにより、上部電極とキャパシタ誘電体膜との間の密着性を高めるとともに、キャパシタ特性を向上することができる。

請求項（抜粋）：

金属よりなる下部電極と、前記下部電極上に形成された酸化物誘電体膜よりなるキャパシタ誘電体膜と、前記キャパシタ誘電体膜上に形成された金属よりなる上部電極とを有する容量素子において、前記下部電極中の不純物濃度と前記上部電極中の不純物濃度とが異なっていることを特徴とする容量素子。

IPC (6件)：

H01L 21/8242 , H01L 21/28 , H01L 21/822 , H01L 27/04 , H01L 27/105 , H01L 27/108

FI (4件)：

H01L 21/28 B , H01L 27/10 621 C , H01L 27/04 C , H01L 27/10 444 C

Fターム (46件)：

4M104BB01 , 4M104BB04 , 4M104BB36 , 4M104CC05 , 4M104DD04 , 4M104DD26 , 4M104DD43 , 4M104DD79 , 4M104EE08 , 4M104EE16 , 4M104FF13 , 4M104FF14 , 4M104GG16 , 4M104GG19 , 4M104HH09 , 5F038AC05 , 5F038AC15 , 5F038AV06 , 5F038DF05 , 5F038EZ14 , 5F038EZ17 , 5F038EZ20 , 5F083AD24 , 5F083AD48 , 5F083GA27 , 5F083GA30 , 5F083JA06 , 5F083JA32 , 5F083JA36 , 5F083JA37 , 5F083JA38 , 5F083JA39 , 5F083JA40 , 5F083JA43 , 5F083JA53 , 5F083JA56 , 5F083MA06 , 5F083MA16 , 5F083MA17 , 5F083NA01 , 5F083PR03 , 5F083PR06 , 5F083PR10 , 5F083PR21 , 5F083PR33 , 5F083PR40

引用特許：

審査官引用 (2件)

薄膜形成方法、半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平8-047661 出願人：富士通株式会社
半導体メモリセルのキャパシタ構造の作製方法
公報種別：公開公報出願番号：特願平8-324689 出願人：ソニー株式会社

前のページに戻る