特許
J-GLOBAL ID：200903097361489054

半導体装置およびその製造方法

発明者：
奥田 道則

奥田 道則 について

, 
市橋 由成

市橋 由成 について

, 
山岡 義和

山岡 義和 について

, 
水谷 友子

水谷 友子 について


出願人/特許権者：
三洋電機株式会社

三洋電機株式会社 について


代理人 (1件)： 森下 賢樹
公報種別：公開公報
出願番号（国際出願番号）：特願2003-305393
公開番号（公開出願番号）：特開2005-079201
出願日： 2003年08月28日
公開日（公表日）： 2005年03月24日
要約：
【課題】 半導体装置において、配置状態によるエッチングレートのばらつきを低減し、エッチングレートのばらつきによる凹状パターンの深さ方向の形状ばらつきを低減する。【解決手段】 SiOC等の層間絶縁膜110に複数のスルーホール102を形成する際、エッチングガス中の窒素含有ガスの含有量を高くする。また、C4F6を含むエッチングガスと、C4F6を含まないエッチングガスとを用いて順次エッチングを行う。【選択図】図1
請求項（抜粋）：
半導体装置の製造方法であって、 少なくともSi、O、およびCを含む絶縁膜を形成する工程と、 窒素含有ガスを含むエッチングガスを用いたドライエッチングにより、前記絶縁膜に複数の凹状パターンを形成する工程と、 を含み、 前記エッチングガスにおける前記窒素含有ガスの含有量が流量比で23%以上であることを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L21/3065 ,  H01L21/28 ,  H01L21/768
FI (3件)：
H01L21/302 105A ,  H01L21/28 L ,  H01L21/90 A
Fターム (24件)：
4M104DD06 ,  4M104DD15 ,  4M104DD20 ,  4M104HH14 ,  5F004AA01 ,  5F004AA05 ,  5F004DA00 ,  5F004DA01 ,  5F004DA15 ,  5F004DA25 ,  5F004DB00 ,  5F004EA28 ,  5F004EB03 ,  5F033MM01 ,  5F033QQ09 ,  5F033QQ12 ,  5F033QQ15 ,  5F033QQ37 ,  5F033RR01 ,  5F033RR25 ,  5F033SS11 ,  5F033SS22 ,  5F033WW06 ,  5F033XX00
引用特許：
出願人引用 (1件)
  • 表面処理方法
    公報種別：公開公報   出願番号：特願2000-276612   出願人：株式会社日立製作所, 株式会社日立インダストリイズ
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM