特許

J-GLOBAL ID：200903097420146085

強誘電体不揮発性記憶装置及びその駆動方法

発明者： 酒井 滋樹 ,  坂巻 和男
出願人/特許権者： 独立行政法人産業技術総合研究所 ,  日本プレシジョン・サーキッツ株式会社
代理人 (10件)： 中村 稔 ,  大塚 文昭 ,  熊倉 禎男 ,  宍戸 嘉一 ,  竹内 英人 ,  今城 俊夫 ,  小川 信夫 ,  村社 厚夫 ,  西島 孝喜 ,  箱田 篤
公報種別：公開公報
出願番号（国際出願番号）：特願2002-178264
公開番号（公開出願番号）：特開2004-022944
出願日： 2002年06月19日
公開日（公表日）： 2004年01月22日
要約：

【課題】検出用MIS電界効果型トランジスタのゲート電極の面積を大きくすることなくカップリング比を大きくして強誘電体キャパシタへの電圧分配効果を大きくした強誘電体不揮発性記憶装置を提供する。【解決手段】ソース(4)、チャンネル及びドレイン(5)の各領域を含む半導体、チャンネル領域上のゲート絶縁体、フローティング・ゲート導体(2)、強誘電体、上部電極導体(6)がこの順序で積層されたMFMIS-FET構造のメモリセルにおいて、一端がフローティング・ゲート導体(2)に接続され且つ他端がソース領域(4)に接続された常誘電体キャパシタ(3)とを含むことを特徴とする強誘電体不揮発性記憶装置。【選択図】 図1

請求項（抜粋）：

互いの一方の電極同士を接続した第1のキャパシタ及び第2のキャパシタと、 前記第1のキャパシタと前記第2のキャパシタとの接続点とMIS-FETのゲート電極とを接続し、当該ゲート電極をフローティングゲートとされるとともに、前記第2のキャパシタの他方の電極をソース領域に接続した前記MIS-FETとを備えたメモリセルを含み、 前記第1のキャパシタ及び前記第2のキャパシタのいずれか一方が強誘電体キャパシタからなり、他方が常誘電体キャパシタからなり、前記常誘電体キャパシタの容量値は、前記強誘電体キャパシタの容量値以上である ことを特徴とする強誘電体不揮発性記憶装置。

IPC (5件)：

H01L27/105 ,  G11C11/22 ,  H01L21/8247 ,  H01L29/788 ,  H01L29/792

FI (4件)：

H01L27/10 444A ,  G11C11/22 501A ,  H01L27/10 444B ,  H01L29/78 371

Fターム (9件)：

5F083FR07 ,  5F083HA02 ,  5F083JA17 ,  5F083JA38 ,  5F083JA43 ,  5F083NA08 ,  5F101BA62 ,  5F101BE05 ,  5F101BE07

引用特許：

審査官引用 (2件)

• 強誘電体メモリ
  公報種別：公開公報   出願番号：特願平9-043541   出願人：富士通株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平11-162440   出願人：日産自動車株式会社