特許
J-GLOBAL ID:200903097446637419

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 前田 弘 (外7名)
公報種別:公開公報
出願番号(国際出願番号):特願2002-061865
公開番号(公開出願番号):特開2002-319592
出願日: 1999年07月23日
公開日(公表日): 2002年10月31日
要約:
【要約】【課題】 ゲート電極とコンタクト部材との短絡のない、かつ、微細化にも対応しうる半導体装置の製造方法を提供する。【解決手段】 Si基板1上に、ゲート絶縁膜2、ゲート電極3a、ゲート上保護層4aを形成した後、低濃度ソース・ドレイン領域6を形成する。ゲート電極3aの側面上に第1サイドウォール15aと、第2サイドウォールとを形成した後、これをマスクとして用いるイオン注入により、高濃度ソース・ドレイン領域9を形成する。第2サイドウォール16aを選択的に除去した後、ポケット注入領域Rpoを形成し、全面保護膜12を堆積する。その後、層間絶縁膜10の堆積と、高濃度ソース・ドレイン領域9に到達するコンタクトホールHctの形成と、プラグ電極11の形成とを行なう。全面保護膜12の堆積時には第2サイドウォールが除去されているので、ゲート電極3a間が埋まらない。
請求項(抜粋):
半導体基板上に設けられたゲート絶縁膜及びゲート電極と、少なくとも上記ゲート電極の側面上から上記半導体基板の上に亘って延びる第1の絶縁膜からなる断面L字状のサイドウォールと、上記ゲート電極,サイドウォール及び半導体基板を覆う第2の絶縁膜と、上記第2の絶縁膜を覆い、上記第2の絶縁膜に対して選択エッチングが可能な材料からなる層間絶縁膜とを備え、上記第2の絶縁膜は、上記サイドウォールに接していることを特徴とする半導体装置。
IPC (3件):
H01L 21/336 ,  H01L 21/768 ,  H01L 29/78
FI (3件):
H01L 29/78 301 Y ,  H01L 21/90 D ,  H01L 29/78 301 P
Fターム (81件):
5F033HH04 ,  5F033HH27 ,  5F033HH28 ,  5F033JJ08 ,  5F033JJ19 ,  5F033KK01 ,  5F033LL04 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ16 ,  5F033QQ21 ,  5F033QQ25 ,  5F033QQ35 ,  5F033QQ37 ,  5F033QQ58 ,  5F033QQ65 ,  5F033QQ70 ,  5F033QQ73 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR13 ,  5F033RR14 ,  5F033RR15 ,  5F033RR21 ,  5F033SS11 ,  5F033TT02 ,  5F033TT08 ,  5F033XX01 ,  5F033XX15 ,  5F140AA01 ,  5F140AA12 ,  5F140AA14 ,  5F140AA21 ,  5F140AA24 ,  5F140AA39 ,  5F140BA01 ,  5F140BD09 ,  5F140BE07 ,  5F140BE08 ,  5F140BF01 ,  5F140BF04 ,  5F140BG09 ,  5F140BG11 ,  5F140BG12 ,  5F140BG14 ,  5F140BG22 ,  5F140BG31 ,  5F140BG38 ,  5F140BG39 ,  5F140BG51 ,  5F140BG53 ,  5F140BG54 ,  5F140BG58 ,  5F140BH08 ,  5F140BH15 ,  5F140BH36 ,  5F140BJ01 ,  5F140BJ05 ,  5F140BJ07 ,  5F140BJ08 ,  5F140BJ11 ,  5F140BJ15 ,  5F140BJ17 ,  5F140BJ27 ,  5F140BK02 ,  5F140BK03 ,  5F140BK14 ,  5F140BK21 ,  5F140BK22 ,  5F140BK26 ,  5F140BK27 ,  5F140BK34 ,  5F140BK38 ,  5F140CC01 ,  5F140CC07 ,  5F140CC08 ,  5F140CC09
引用特許:
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る