特許

J-GLOBAL ID：200903097486822359

ヘテロ接合バイポーラトランジスタ及びその製造方法

発明者： 古畑 直規
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 金田 暢之 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-126123
公開番号（公開出願番号）：特開2000-323491
出願日： 1999年05月06日
公開日（公表日）： 2000年11月24日
要約：

【要約】【課題】 本発明は、ヘテロ接合バイポーラトランジスタにおいて、高いデバイス特性を維持しつつ、しかも高信頼性動作が可能なデバイス構造と製造方法を提供することを目的とする。【解決手段】 半導体基板10上に、III-V族化合物半導体で形成されたn型コレクタ層12、p型ベース層13、このp型ベース層13より禁制帯幅が大きいn型エミッタ層14を有するヘテロ接合バイポーラトランジスタであって、p型ベース層13に、III族またはV族のいずれにも該当しない原子から構成される不純物であって、p型ベース層13構成する原子よりも、原子半径が大きい不純物と小さい不純物がドーピングされているヘテロ接合バイポーラトランジスタ。

請求項（抜粋）：

半導体基板上に、III-V族化合物半導体膜からなるn型コレクタ層、p型ベース層、該p型ベース層より禁制帯幅が大きいn型エミッタ層を有するヘテロ接合バイポーラトランジスタにおいて、前記p型ベース層のp型ドーパントとして、III族またはV族のいずれにも該当しない原子から構成される不純物であって、前記p型ベース層を構成する原子よりも、原子半径が大きい不純物と小さい不純物がドーピングされていることを特徴とするヘテロ接合バイポーラトランジスタ。

IPC (3件)：

H01L 21/331 ,  H01L 29/73 ,  H01L 29/205

FI (2件)：

H01L 29/72 ,  H01L 29/205

Fターム (12件)：

5F003AP00 ,  5F003BA92 ,  5F003BF06 ,  5F003BH07 ,  5F003BH08 ,  5F003BM03 ,  5F003BP08 ,  5F003BP11 ,  5F003BP12 ,  5F003BP32 ,  5F003BP95 ,  5F003BS08

引用特許：

審査官引用 (4件)

• 特開昭62-232122
  
• p型半導体膜および半導体素子
  公報種別：公開公報   出願番号：特願平8-332199   出願人：株式会社東芝
• バイポーラ半導体装置
  公報種別：公開公報   出願番号：特願平7-227679   出願人：富士通株式会社
• 特開昭62-232122