半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-294412
公開番号（公開出願番号）：特開平8-153399
出願日： 1994年11月29日
公開日（公表日）： 1996年06月11日
要約：

【要約】【目的】救済率をあまり低下させることなく冗長セル列(行)選択回路の面積、チップ面積を縮小する。【構成】第2の冗長セル列選択回路62a,62bそれぞれを、2つの第2の冗長セル列22a,22b/22c,22dで共用する回路とする。第2の冗長セル列選択回路62a,62bそれぞれは、第1の冗長セル列選択回路61a〜61dの1つ分と同程度の面積で形成でき、共用した分、冗長セル列選択回路の合計面積を小さくすることができる。しかも救済率の低下は極めてわずかである。

請求項（抜粋）：

行方向,列方向に配置された複数のメモリセルをそれぞれ備え行アドレス信号,列アドレス信号及びブロック選択信号に従って前記複数のメモリセルのうちの所定のメモリセルを選択してデータの書込み,読出しを行う複数のメモリセルアレイブロックと、これら複数のメモリセルアレイブロックそれぞれと対応して設けられ対応するメモリセルアレイブロック中に不良のメモリセルが存在するときこの不良のメモリセルが存在するメモリセル行と行単位で置換するための複数の第1及び第2の冗長メモリセル行と、前記複数のメモリセルアレイブロックそれぞれと対応して設けられ対応するメモリセルアレイブロック中に不良のメモリセルが存在するときこの不良のメモリセルが存在するメモリセル行のアドレスを記憶しておき前記行アドレス信号がこのアドレスを指定しかつ前記ブロック選択信号がこのメモリセルアレイブロックを指定したときこのメモリセルアレイブロック中の不良のメモリセルが存在するメモリセル行に代って対応する第1の冗長メモリセル行を選択して置換する複数の第1の冗長メモリセル行選択回路と、前記複数のメモリセルアレイブロックを少なくとも2つずつのグループに分けてこれらグループそれぞれと対応して設けられ対応するグループ内のメモリセルアレイブロック中に不良のメモリセルが存在するときこの不良のメモリセルが存在するメモリセル行のアドレスを記憶しておき前記行アドレス信号がこのアドレスを指定したとき前記ブロック選択信号が指定するメモリセルアレイブロックの不良のメモリセルが存在するメモリセル行に代って対応する第2の冗長メモリセル行を選択して置換する第2の冗長メモリセル行選択回路とを有することを特徴とする半導体記憶装置。

IPC (3件)：

G11C 29/00 301 , G11C 11/413 , G11C 11/401

FI (2件)：

G11C 11/34 302 Z , G11C 11/34 371 D

引用特許：

審査官引用 (7件)

半導体記憶装置
公報種別：公開公報出願番号：特願平3-258404 出願人：日本電気株式会社
特開平2-208898
特開昭61-050294

全件表示

前のページに戻る