回路基板及びその製造方法

発明者： ,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平11-207924
公開番号（公開出願番号）：特開2001-035885
出願日： 1999年07月22日
公開日（公表日）： 2001年02月09日
要約：

【要約】【課題】アンダーフィル量が不足する状態であっても、半導体素子との間の接続信頼性の高い回路基板及びその製造方法を提供すること。【解決手段】回路基板2には、素子用穴4が形成されている。回路基板2の素子用穴4の外側には、半導体素子の実装後の回路基板側の熱膨張による歪の影響を緩和する歪緩和用部分である歪緩和用穴5が形成されている。この素子用穴4部分には、半導体素子1が実装されている。この半導体素子1は、実動作部1aが素子用穴に向くようにして回路基板2に実装されている。この半導体素子1の周囲には、アンダーフィル6が充填されている。回路基板2の他方の表面側には、半導体素子1の実動作部1aと素子用穴を介して対向するように、対向素子7が配置されている。

請求項（抜粋）：

半導体素子及びこの半導体素子の動作に使用する素子を実装してなる回路基板であって、一対の表面を有し、素子用穴を有する基板本体と、実動作部を有し、前記一対の表面の一方の表面側の前記素子用穴部分に前記実動作部を向けるようにして実装された半導体素子と、前記半導体素子を覆うように設けられた導電性樹脂層と、前記一対の表面の他方の表面側の前記素子用穴部分に、前記半導体素子の前記実動作部と対向するように実装された対向素子と、を具備し、前記基板本体は、前記半導体素子の実装領域近傍に歪緩和用部分を有することを特徴とする回路基板。

IPC (2件)：

H01L 21/60 311 , H05K 1/18

FI (2件)：

H01L 21/60 311 S , H05K 1/18 L

Fターム (20件)：

5E336AA04 , 5E336AA12 , 5E336AA14 , 5E336BB02 , 5E336BC01 , 5E336BC34 , 5E336CC32 , 5E336CC36 , 5E336CC43 , 5E336CC57 , 5E336CC58 , 5E336EE01 , 5E336EE08 , 5E336GG03 , 5E336GG09 , 5E336GG11 , 5F044KK01 , 5F044LL04 , 5F044LL09 , 5F044RR18

引用特許：

審査官引用 (4件)

光電変換素子の実装装置及びその製造方法
公報種別：公開公報出願番号：特願平6-111534 出願人：株式会社東芝, 東芝エー・ブイ・イー株式会社
半導体実装構造およびその製造方法
公報種別：公開公報出願番号：特願平9-194404 出願人：日本電気エンジニアリング株式会社
ICカード
公報種別：公開公報出願番号：特願平4-345044 出願人：株式会社東芝

全件表示

前のページに戻る