絶縁ゲート型電界効果トランジスタ及びその製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：伊藤洋二
公報種別：公開公報
出願番号（国際出願番号）：特願平9-032265
公開番号（公開出願番号）：特開平10-229191
出願日： 1997年02月17日
公開日（公表日）： 1998年08月25日
要約：

【要約】【課題】セル終端部近傍のセル領域における正孔の集中を考慮することによりラッチアップ現象耐量の向上を図る。【解決手段】 P型基板1上に形成されたN- 型エピタキシャル層2の表層部に形成された比較的高濃度のディープPウェル3における終端部に、幅広な高濃度のP+ 型領域20を形成する。このP+ 型領域20によってセル終端部における正孔の流れを引き抜き、セル終端部近傍におけるセル領域における正孔流量の増加を抑制する。

請求項（抜粋）：

第1導電型の第1半導体層(1)と、前記第1半導体層(1)上に形成された第2導電型の第2半導体層(2)と、前記第2半導体層(2)内の表層部に形成されるとともに、前記第2半導体層(2)表面に接合部が終端するように部分的に形成された第1導電型の第3半導体層(4)と、前記第3半導体層(4)の中央部に形成されるとともに、この第3半導体層(4)よりも高濃度に形成された第1導電型の第4半導体層(3、20)と、前記第3半導体層(4)内の表層部に形成されるとともに、前記第3半導体層(4)表面に接合部が終端するように部分的に形成された第2導電型の第5半導体層(5)と、前記第2半導体層(2)と第5半導体層(5)間における前記第3半導体層(4)をチャネル領域として、少なくともこのチャネル領域上に絶縁膜(6a)を介して形成されたゲート電極(7)と、前記第5半導体層(5)及び前記第4半導体層(3、20)に接触部を有するエミッタ電極(8)と、前記第1半導体層(1)を介してコレクタ電流を供給するコレクタ電極(9)とを備え、前記ゲート電極(7)への電圧印加により前記チャネル領域を介して前記エミッタ電極(8)、コレクタ電極(9)間に電流が流れるセル領域が形成されてなる絶縁ゲート型電界効果トランジスタであって、前記第4半導体層(3、20)は、前記セル領域内において平面的に見て略長方形形状の第1の領域(3)と、前記セル領域外において前記第1の領域(3)よりも幅広な第2の領域(20)とを有していることを特徴とする絶縁ゲート型電界効果トランジスタ。

FI (2件)：

H01L 29/78 655 F , H01L 29/78 652 C

引用特許：

審査官引用 (6件)

特開平3-230574
特開平3-230574
特開平3-012970

全件表示

前のページに戻る