半導体装置、および、半導体装置の製造方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：特許業務法人原謙三国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2007-226656
公開番号（公開出願番号）：特開2009-059949
出願日： 2007年08月31日
公開日（公表日）： 2009年03月19日
要約：

【課題】オン抵抗を増大させることなく、高耐圧化を実現可能な半導体装置を提供する。【解決手段】LDMOSトランジスタ1は、P型半導体基板13上に形成されたN型拡散領域2と、N型拡散領域2の表層に形成されたP型ボディ領域6と、P型ボディ領域6に形成されたN型ソース領域8と、N型ソース領域8と離間してN型拡散領域2の表層に形成されたN型ドレイン領域10と、N型拡散領域2上の、N型ソース領域8とN型ドレイン領域10との間の位置に、ゲート絶縁膜を介して形成されたゲート電極11と、N型拡散領域2内において、P型ボディ領域6の下方に、P型ボディ領域6と離間して形成されたP型拡散領域4とを備えており、P型ボディー領域6とP型拡散領域4との間に形成される空乏層容量によって電界の集中を緩和し、耐圧を向上させることが可能となる。【選択図】図1

請求項（抜粋）：

第1導電型の半導体基板上に形成された第2導電型の第1半導体領域と、上記第1半導体領域の表層に形成された第1導電型のボディー領域と、上記ボディー領域に形成された第2導電型のソース領域と、上記ソース領域と離間して上記第1半導体領域の表層に形成された第2導電型のドレイン領域と、上記第1半導体領域上の、上記ソース領域とドレイン領域との間の位置に、ゲート絶縁膜を介して形成されたゲート電極と、上記第1半導体領域内において、上記ボディー領域の下方に、該ボディ領域と離間して形成された第1導電型の第2半導体領域とを備えていることを特徴とする半導体装置。

IPC (1件)：

H01L 29/78

FI (1件)：

H01L29/78 301D

Fターム (27件)：

5F140AA25 , 5F140AC21 , 5F140BD19 , 5F140BE10 , 5F140BE11 , 5F140BF01 , 5F140BF04 , 5F140BF44 , 5F140BG28 , 5F140BG38 , 5F140BH17 , 5F140BH18 , 5F140BH30 , 5F140BH40 , 5F140BH41 , 5F140BH43 , 5F140BH47 , 5F140BJ01 , 5F140BJ05 , 5F140BJ23 , 5F140BK13 , 5F140BK29 , 5F140CA03 , 5F140CB01 , 5F140CC03 , 5F140CC12 , 5F140CD01

引用特許：

出願人引用 (3件)

高電圧半導体構造及びその製造方法
公報種別：公開公報出願番号：特願平6-087577 出願人：シリコニックス・インコーポレイテッド
米国特許第6,979,875号公報(2004年12月4日公開)
半導体装置およびその製造方法
公報種別：公開公報出願番号：特願2004-370604 出願人：松下電器産業株式会社

審査官引用 (4件)

横型短チャネルDMOS
公報種別：公開公報出願番号：特願2004-209920 出願人：新電元工業株式会社
特開平4-226053
特開昭64-059862

全件表示

前のページに戻る