特許
J-GLOBAL ID：200903097660839185

半導体装置及びその製造方法

発明者：
福 井 大 伸

福 井 大 伸 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 吉武 賢次 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-390038
公開番号（公開出願番号）：特開2003-197767
出願日： 2001年12月21日
公開日（公表日）： 2003年07月11日
要約：
【要約】【課題】 pチャネルMOSFETにおいては十分なホウ素突き抜け防止効果を得る一方、nチャネルMOSFETにおいてはトンネル電流を低減しつつ十分な電流駆動力を得ることを可能とする半導体装置及びその製造方法を提供する。【解決手段】 本発明に係る半導体装置の製造方法により製造される半導体装置、即ち、本発明に係る半導体装置は、ゲート絶縁膜として酸窒化膜をそれぞれ含むnチャネル及びpチャネルMOS電界効果トランジスタが並設された半導体装置であって、nチャネル及びpチャネルMOS電界効果トランジスタのゲート絶縁膜の窒素濃度が互いに異なっているものである。
請求項（抜粋）：
ゲート絶縁膜として酸窒化膜をそれぞれ含むnチャネル及びpチャネルMOS電界効果トランジスタが並設された半導体装置であって、前記nチャネル及びpチャネルMOS電界効果トランジスタのゲート絶縁膜の窒素濃度が互いに異なっていることを特徴とする半導体装置。
IPC (4件)：
H01L 21/8238 ,  H01L 21/283 ,  H01L 21/318 ,  H01L 27/092
FI (3件)：
H01L 21/283 B ,  H01L 21/318 C ,  H01L 27/08 321 D
Fターム (33件)：
4M104BB01 ,  4M104BB20 ,  4M104CC01 ,  4M104CC05 ,  4M104DD02 ,  4M104DD04 ,  4M104DD37 ,  4M104DD65 ,  4M104DD84 ,  4M104DD91 ,  4M104EE03 ,  4M104EE09 ,  4M104EE14 ,  4M104GG09 ,  4M104GG10 ,  4M104HH05 ,  5F048AA07 ,  5F048AC03 ,  5F048BB07 ,  5F048BB08 ,  5F048BB11 ,  5F048BB12 ,  5F048BB16 ,  5F048BB17 ,  5F048BB18 ,  5F048BC06 ,  5F048BE03 ,  5F048BF06 ,  5F048DA25 ,  5F058BA20 ,  5F058BC11 ,  5F058BF64 ,  5F058BJ04
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM