特許
J-GLOBAL ID:200903097844327705
半導体装置及びその製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
芝野 正雅
公報種別:公開公報
出願番号(国際出願番号):特願平11-046735
公開番号(公開出願番号):特開2000-243849
出願日: 1999年02月24日
公開日(公表日): 2000年09月08日
要約:
【要約】【課題】N型ウエル領域32、P型ウエル領域33の間に生じる段差h1、キャパシタの段差h2に起因して、上層配線の微細加工が困難となるという問題の解決を図る。【解決手段】キャパシタ・セルCAPは、すべてN型ウエル領域2上のLOCOS酸化膜4上に配置されているので、ウエル間の段差h1を相殺することができる。すなわち、BPSGなどの層間絶縁膜16を全面に形成し、層間絶縁膜16上にAl配線を形成すると、キャパシタ・セルCAP上のAl配線17AとPチャネル型MOSトランジスタMP1、Nチャネル型MOSトランジスタMN1上のAl配線17Bとの間の段差を小さくすることができる。
請求項(抜粋):
半導体基板上に形成された第1導電型ウエル領域及び第2導電型ウエル領域と、前記第1導電型ウエル領域上に形成された第2導電チャネル型MOSトランジスタと、第2導電型ウエル領域上に形成された第1導電チャネル型MOSトランジスタと、前記第1導電チャネル型MOSトランジスタ及び第2導電チャネル型MOSトランジスタを電気的に分離する素子分離膜と、前記素子分離膜上に形成され下部電極、容量絶縁膜及び上部電極から成るキャパシタとを有する半導体装置において、前記第1導電型ウエル領域と第2導電型ウエル領域との境界領域に段差を有し、その段差によって低くなった素子分離膜上に前記キャパシタが形成されており、このキャパシタ上に層間絶縁膜を介して配線層が形成されており、かつ前記第1導電チャネル型MOSトランジスタ及び第2導電チャネル型MOSトランジスタ上にも前記層間絶縁膜を介して配線層が形成されていることを特徴とする半導体装置。
IPC (6件):
H01L 21/8234
, H01L 27/06
, H01L 21/3205
, H01L 27/04
, H01L 21/822
, H01L 27/088
FI (4件):
H01L 27/06 102 A
, H01L 21/88 A
, H01L 27/04 C
, H01L 27/08 102 A
Fターム (38件):
5F033HH04
, 5F033HH08
, 5F033LL04
, 5F033QQ58
, 5F033QQ65
, 5F033QQ73
, 5F033QQ77
, 5F033RR04
, 5F033RR06
, 5F033RR15
, 5F033SS11
, 5F033SS25
, 5F033SS27
, 5F033TT02
, 5F033VV06
, 5F033VV10
, 5F033XX02
, 5F033XX03
, 5F038AC05
, 5F038AC16
, 5F038CA05
, 5F038CD18
, 5F038EZ13
, 5F038EZ14
, 5F038EZ16
, 5F038EZ18
, 5F048AC03
, 5F048AC10
, 5F048BA01
, 5F048BB06
, 5F048BB07
, 5F048BE03
, 5F048BF02
, 5F048BF04
, 5F048BF05
, 5F048BF16
, 5F048BG01
, 5F048BG12
引用特許:
審査官引用 (6件)
-
特開平4-271168
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平9-091638
出願人:日本ビクター株式会社
-
特開平4-154160
-
特開平4-271168
-
特開平4-154160
-
半導体装置
公報種別:公開公報
出願番号:特願平9-265588
出願人:日本電気株式会社
全件表示
前のページに戻る