特許
J-GLOBAL ID：200903097901657962
記憶装置
発明者：
,
出願人/特許権者：
代理人 (3件)：
岩橋 文雄
, 内藤 浩樹
, 永野 大介
公報種別：公開公報
出願番号（国際出願番号）：特願2004-193680
公開番号（公開出願番号）：特開2006-018419
出願日： 2004年06月30日
公開日（公表日）： 2006年01月19日
要約：
【課題】ストライピング記録を行う記録装置において、ストライピング順に転送するため大容量の転送バッファを必要とし、また1ストライピング単位を転送するまでは並列転送が行えない。【解決手段】ストライピング単位よりも小さいブロック単位で複数の転送バッファメモリを切り替えながらホストインタフェースと複数の転送バッファメモリとの間でデータ転送するとともに、ストライピング単位で連続して複数の転送バッファメモリと複数の記憶手段との間でデータ転送するように、切替手段と複数の記憶媒体制御手段とを制御する。【選択図】図1
請求項（抜粋）：
ホストインタフェースを介してホスト機器との間で入出力されるデータを所定のストライピング単位で複数の記憶媒体にストライピング記録および再生を行う記憶装置であって、
前記複数の記憶媒体のそれぞれに対して入出力されるデータを一時的に記憶する複数の転送バッファメモリと、
対応する前記複数の記憶媒体と前記複数の転送バッファメモリとの間のデータ転送を制御する複数の記憶媒体制御手段と、
前記ホストインタフェースと前記複数の転送バッファメモリとの間のデータ転送経路を切り替える切替手段と、
前記ストライピング単位よりも小さいブロック単位で前記複数の転送バッファメモリを切り替えながら前記ホストインタフェースと前記複数の転送バッファメモリとの間でデータ転送するとともに、ストライピング単位で連続して前記複数の転送バッファメモリと前記複数の記憶手段との間でデータ転送するように、前記切替手段と前記複数の記憶媒体制御手段とを制御する制御手段とを有する記憶装置。
IPC (2件)：
FI (3件)：
G06F3/06 302Z
, G06F3/06 301R
, G06K17/00 D
5B058CA13
, 5B058CA23
, 5B058CA26
, 5B065BA09
, 5B065CE11
出願人引用 (2件)
-
情報記憶装置
公報種別：公開公報
出願番号：特願平11-005130
出願人：興和株式会社
-
半導体メモリ素子の冗長アレイ
公報種別：公開公報
出願番号：特願平7-287375
出願人：レイモンド・エンジニアリング・インコーポレイテツド
審査官引用 (3件)
前のページに戻る
