特許
J-GLOBAL ID：200903098004788627

不揮発性半導体記憶装置

発明者：
飯塚 裕久

飯塚 裕久 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (2件)： 佐藤 強 ,  小川 清
公報種別：公開公報
出願番号（国際出願番号）：特願2004-218738
公開番号（公開出願番号）：特開2006-041174
出願日： 2004年07月27日
公開日（公表日）： 2006年02月09日
要約：
【課題】 ビット線コンタクトを容易に形成できると共に、選択ゲートトランジスタに対する不純物のイオン注入時にドーズ量の打ち分けを必要とすることなく構成できるようにする。【解決手段】 ビット線コンタクトCB2とトランジスタTr1(21)およびTr1(22)との間に、選択ゲートトランジスタDSGT1(21),DSGT2(21),DSGT1(22),DSGT2(22)が行方向に配列するようにそれぞれ2つずつ直列接続されている。これら4つの選択ゲートトランジスタDSGT1(21)〜DSGT2(22)は、そのゲート長が列方向で互いに異なるように形成されていると共に行方向で互いに異なるように形成されている。【選択図】 図1
請求項（抜粋）：
ビット線と、 1本の前記ビット線に対応して設けられた複数列のNANDストリングと、 1本ビット線に対応して、1本ビット線のコンタクト領域と複数列のNANDストリングとの間に行方向に配列するようにそれぞれ複数直列接続された選択ゲートトランジスタとを備え、 これらの選択ゲートトランジスタは、そのゲート長が列方向に配列されたうちの1つが異なるように形成されると共に行方向に配列されたうちの1つが異なるように形成されていることを特徴とする不揮発性半導体記憶装置。
IPC (4件)：
H01L 21/824 ,  H01L 27/115 ,  H01L 29/792 ,  H01L 29/788
FI (2件)：
H01L27/10 434 ,  H01L29/78 371
Fターム (8件)：
5F083EP33 ,  5F083EP34 ,  5F083EP76 ,  5F083ER22 ,  5F083LA12 ,  5F083LA16 ,  5F101BD22 ,  5F101BD34
引用特許：
出願人引用 (1件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM